(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平7-114469

(43)公開日 平成7年(1995)5月2日

(51) Int.Cl.6 載別言	记号 庁内整理番号	F I	技術表示箇所
-------------------	-----------	-----	--------

G 0 6 F 9/34 3 2 0 A 9/30 3 5 0 B

審査請求 未請求 請求項の数4 OL (全 76 頁)

(21)出願番号	特願平5-260199	(71) 出願人 000006013
		三菱電機株式会社
(22)出願日	平成5年(1993)10月18日	東京都千代田区丸の内二丁目2番3号
		(72)発明者 佐藤 貢
		兵庫県伊丹市瑞原4丁目1番地 三菱電機
		株式会社エル・エス・アイ研究所内
		(72)発明者 吉田 豊彦
		兵庫県伊丹市瑞原4丁目1番地 三菱電機
		株式会社エル・エス・アイ研究所内
		(72)発明者 岩田 俊一
		兵庫県伊丹市瑞原4丁目1番地 三菱電機
		株式会社エル・エス・アイ研究所内
		(74)代理人 弁理士 高田 守


(54) 【発明の名称】 データ処理装置

(57)【要約】

【目的】 バーストモードによるブロック転送機能により高速なバスアクセスを行ない、ストリング操作命令及びビットマップ操作命令を効率よく実行し、データ処理装置の性能を向上させる。

【構成】 ストリング操作命令及びビットマップ操作命令を有し、バースト転送機能でデータを入出力するバスインターフェイス部157 と、主/副の二つのALU を内蔵した整数演算部155 とを備え、データバス102 の幅より大きい単位でデータバス102 を通じて外部メモリとの間でデータを送受する処理を反復して実行する。

【効果】 安価で低速なメモリシステムが接続されている場合にも、ストリングデータ, ビットマップデータを高速処理するデータ処理装置が得られる。



2

【特許請求の範囲】

【請求項1】 第1のビット幅のデータバスに接続された外部メモリと、

1

命令をデコードする命令デコーダと、

前記命令デコーダが命令をデコードした結果を示す信号 が与えられることにより、命令の実行を制御するための 制御信号を発生する実行制御部と、

実行すべき命令の処理対象のデータを保持するデータレジスタと、前記処理対象のデータの前記外部メモリにおけるアドレスを保持するアドレスレジスタと、前記第1のビット幅より大きいかまたは等しい第2のビット幅を処理単位として演算を施す少なくとも一つの演算器とを有し、前記実行制御部が出力する制御信号に従って命令を実行する命令実行部と、

前記バスを通じて1回のアドレス出力に対してn(nは2以上の整数)回のデータ転送を行なうことにより、前記第2のビット幅より大きい第3のビット幅のデータをバースト転送して前記命令の実行に必要なデータを前記外部メモリとの間で入出力するバスインタフェイス部とを備えたデータ処理装置において、

前記命令デコーダが、前記外部メモリの第1のメモリ領域に連続して格納されている第1の多ビットデータ列と前記外部メモリの第2のメモリ領域に連続して格納されている第2の多ビットデータ列との各ビット間で所定の演算を順次施した結果の各ビットを前記第1または第2のメモリ領域に格納する多ビットデータ列演算命令をデコードした場合に、

前記実行制御部は、

前記命令デコーダから与えられる信号に基づいて前記アドレスレジスタに前記第1及び第2のメモリ領域からデータを順次的に読み出すためのアドレスを設定することにより、前記命令実行部に、前記アドレスレジスタに設定されたアドレスに従って前記バスインタフェイス部を介して前記第1及び第2のメモリ領域に格納されている第1及び第2の多ビットデータ列をそれぞれ第3のビット幅分だけ前記外部メモリからバースト転送で読み出して前記データレジスタに格納させる第1の制御と、

前記命令デコーダから与えられる信号に基づいて前記所定の演算を指示する信号を与えることにより、前記演算器に、前記第2のビット幅を処理単位として、前記デー 40 タレジスタに格納された第3のビット幅の第1のデータ列と第2のデータ列との間で前記所定の演算を施して演算結果を第3のビット幅の第3のデータ列として前記データレジスタに再度格納させる第2の制御と、

前記命令デコーダから与えられる信号に基づいて前記アドレスレジスタに前記第1または第2のメモリ領域にデータを順次的に格納するためのアドレスを設定することにより、前記命令実行部に、前記アドレスレジスタに設定されたアドレスに従って前記バスインタフェイス部を介して前記データレジスタに格納された前記第3のビッ 50

ト幅の第3のデータ列をバースト転送で前記第1または 第2のメモリ領域に格納させる第3の制御と、

前記命令デコーダから与えられる信号に基づいて前記第 1,第2及び第3の制御を所定回数反復することによ り、前記第3のデータ列を前記第1または第2のメモリ 領域に連続的に格納する第4の制御とを実行すべくなし てあることを特徴とするデータ処理装置。

【請求項2】 第1のビット幅のデータバスに接続された外部メモリと、

10 命令をデコードする命令デコーダと、

前記命令デコーダが命令をデコードした結果を示す信号が与えられることにより、命令の実行を制御するための 制御信号を発生する実行制御部と、

実行すべき命令の処理対象のデータを保持するデータレジスタと、前記処理対象のデータの前記外部メモリにおけるアドレスを保持するアドレスレジスタと、前記第1のビット幅より大きいかまたは等しい第2のビット幅を処理単位として演算を施す少なくとも一つの演算器とを有し、前記実行制御部が出力する制御信号に従って命令20を実行する命令実行部と、

前記バスを通じて1回のアドレス出力に対してn(nは2以上の整数)回のデータ転送を行なうことにより、前記第2のビット幅より大きい第3のビット幅のデータをバースト転送して前記命令の実行に必要なデータを前記外部メモリとの間で入出力するバスインタフェイス部とを備えたデータ処理装置において、

前記命令デコーダが、前記外部メモリの第1のメモリ領域に連続して格納されている多ビットデータ列に所定の演算を順次施した結果の各ビットを前記第1のメモリ領域または前記第1のメモリ領域とは異なる第2のメモリ領域に格納する多ビットデータ列演算命令をデコードした場合に、

前記実行制御部は、

前記命令デコーダから与えられる信号に基づいて前記アドレスレジスタに前記第1のメモリ領域からデータを順次的に読み出すためのアドレスを設定することにより、前記命令実行部に、前記アドレスレジスタに設定されたアドレスに従って前記バスインタフェイス部を介して前記第1のメモリ領域に格納されている多ビットデータ列を前記第3のビット幅分だけ前記外部メモリからバースト転送で読み出して前記データレジスタに格納させる第1の制御と、

前記命令デコーダから与えられる信号に基づいて前記所定の演算を指示する信号を与えることにより、前記演算器に、前記第3のビット幅を処理単位として、前記データレジスタに格納された第3のビット幅の第1のデータ列に前記所定の演算を施して演算結果を第3のビット幅の第2のデータ列として前記データレジスタに再度格納させる第2の制御と、

) 前記命令デコーダから与えられる信号に基づいて前記ア

3

ドレスレジスタに前記第1または第2のメモリ領域にデータを順次的に格納するためのアドレスを設定することにより、前記命令実行部に、前記アドレスレジスタに設定されたアドレスに従って前記バスインタフェイス部を介して前記データレジスタに格納された前記第3のビット幅の第2のデータ列をバースト転送で前記第1または第2のメモリ領域に格納させる第3の制御と、

前記命令デコーダから与えられる信号に基づいて前記第 1,第2及び第3の制御を所定回数反復することにより、前記第2のデータ列を前記第1または第2のメモリ 領域に連続的に格納する第4の制御とを実行すべくなしてあることを特徴とするデータ処理装置。

【請求項3】 第1のビット幅のデータバスに接続された外部メモリと、

命令をデコードする命令デコーダと、

前記命令デコーダが命令をデコードした結果を示す信号 が与えられることにより、命令の実行を制御するための 制御信号を発生する実行制御部と、

実行すべき命令の処理対象のデータを保持するデータレジスタと、前記処理対象のデータの前記外部メモリにお 20 けるアドレスを保持するアドレスレジスタと、前記第 1 のビット幅より大きいかまたは等しい第 2 のビット幅を処理単位として演算を施す少なくとも一つの演算器とを有し、前記実行制御部が出力する制御信号に従って命令を実行する命令実行部と、

前記バスを通じて1回のアドレス出力に対してn(nは2以上の整数)回のデータ転送を行なうことにより、前記第2のビット幅より大きい第3のビット幅のデータをバースト転送して前記命令の実行に必要なデータを前記外部メモリとの間で入出力するバスインタフェイス部とを備えたデータ処理装置において、

前記命令デコーダが、所定のビットパターンを前記外部 メモリの任意のメモリ領域に反復して格納する多ビット データ列演算命令をデコードした場合に、

前記実行制御部は、

前記命令デコーダから与えられる信号に基づいて、前記 演算器に、前記第3のビット幅を処理単位として、前記 所定のビットパターンを第3のビット幅のデータ列とし て前記データレジスタに格納させる第1の制御と、

前記命令デコーダから与えられる信号に基づいて前記ア 40 ドレスレジスタに前記任意のメモリ領域にデータを順次 的に格納するためのアドレスを設定することにより、前 記命令実行部に、前記アドレスレジスタに設定されたアドレスに従って前記バスインタフェイス部を介して前記 データレジスタに格納された前記第3のビット幅のデータ列をバースト転送で前記任意のメモリ領域に格納させる第2の制御と、

前記命令デコーダから与えられる信号に基づいて前記第 1及び第2の制御を所定回数反復することにより、前記 データ列を前記任意のメモリ領域に連続的に格納する第 50 3の制御とを実行すべくなしてあることを特徴とするデータ処理装置。

【請求項4】 第1のビット幅のデータバスに接続された外部メモリと、

命令をデコードする命令デコーダと、

前記命令デコーダが命令をデコードした結果を示す信号 が与えられることにより、命令の実行を制御するための 制御信号を発生する実行制御部と、

実行すべき命令の処理対象のデータを保持するデータレジスタと、前記処理対象のデータの前記外部メモリにおけるアドレスを保持するアドレスレジスタと、前記第1のビット幅より大きいかまたは等しい第2のビット幅を処理単位として演算を施す少なくとも一つの演算器とを有し、前記実行制御部が出力する制御信号に従って命令を実行する命令実行部と、

前記バスを通じて1回のアドレス出力に対してn(nは2以上の整数)回のデータ転送を行なうことにより、前記第2のビット幅より大きい第3のビット幅のデータをバースト転送して前記命令の実行に必要なデータを前記外部メモリとの間で入出力するバスインタフェイス部と

内部状態を保持するための複数の内部レジスタとを備え たデータ処理装置において、

前記命令デコーダが、前記複数の内部レジスタが保持するデータを前記外部メモリの任意のメモリ領域に連続して格納する多ビットデータ列演算命令をデコードした場合に、

前記実行制御部は、

前記命令デコーダから与えられる信号に基づいて、前記 演算器に、前記第3のビット幅を処理単位として、前記 複数の内部レジスタが保持するデータを第3のビット幅 のデータ列として前記データレジスタに格納させる第1 の制御と、

前記命令デコーダから与えられる信号に基づいて前記アドレスレジスタに前記任意のメモリ領域にデータを順次的に格納するためのアドレスを設定することにより、前記命令実行部に、前記アドレスレジスタに設定されたアドレスに従って前記バスインタフェイス部を介して前記データレジスタに格納された前記第3のビット幅のデータ列をバースト転送で前記任意のメモリ領域に格納させる第2の制御と、

前記命令デコーダから与えられる信号に基づいて前記第 1及び第2の制御を所定回数反復することにより、前記第1のデータ列を前記任意のメモリ領域に連続的に格納する第3の制御とを実行し、

前記命令デコーダが、前記第3の制御により前記外部メモリの任意の領域に格納されたデータを前記複数の内部レジスタに連続して格納する多ビットデータ列演算命令をデコードした場合に、

) 前記実行制御部は、

4

前記命令デコーダから与えられる信号に基づいて前記ア ドレスレジスタに前記任意のメモリ領域からデータを順 次的に読み出すためのアドレスを設定することにより、 前記命令実行部に、前記アドレスレジスタに設定された アドレスに従って前記バスインタフェイス部を介して前 記任意のメモリ領域に格納されている多ビットデータ列 を前記第3のビット幅分だけ前記外部メモリからバース ト転送で読み出して前記データレジスタに格納させる第 4の制御と、

前記命令デコーダから与えられる信号に基づいて、前記 演算器に、前記第3のビット幅を処理単位として、前記 データレジスタに格納されたデータ列を前記複数の内部 レジスタに格納させる第5の制御と、

前記命令デコーダから与えられる信号に基づいて前記第 1及び第2の制御を所定回数反復することにより、前記 データ列を前記複数の内部レジスタに連続的に格納する 第6の制御とを実行すべくなしてあることを特徴とする データ処理装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明はストリング操作命令ある いはビットマップ操作命令を備え、更にそれらの命令 を、CPU とメモリとの間でバースト転送機能を行なうこ とにより高速に処理するデータ処理装置に関する。

[0002]

【従来の技術】従来のデータ処理装置では8ビット、16 ビット、または32ビットのデータエレメントが複数個連 続したストリングの転送、比較、検索等の処理を行なう 場合、エレメント単位の処理を複数回反復することによ り、処理対象のストリング全体を処理していた。また、 ワード長より長いビット列を操作する場合も、ワード長 以下のビット列操作を複数回反復することによりビット 列全体の操作を行なっていた。エレメント単位のメモリ アクセスを行なう命令あるいはワード長以下のビット列 操作を行なう命令は個々の命令自体はメモリをランダム にアクセスする命令である。このため、そのような命令 でメモリ中のデータを操作するということは、本来は連 続したメモリ領域に格納されている連続したデータを小 さなアクセス単位に分割してアクセスするという無駄な 操作をしていることになる。

【0003】このような問題を解決するため、ストリン グの操作を行なうストリング操作命令あるいはワード長 より長いビット列を操作するビットマップ操作命令を有 し、それらの命令をマイクロプログラムにより実行する ことにより、データバス幅単位でストリングあるいはビ ット列をアクセスして効率よく実行するデータ処理装置 も提案されている。たとえば、ストリング操作命令を効 率よく実行するデータ処理装置としては、特開平4-1093 37号公報に詳しく開示された発明が知られている。ま

理装置としては、特開昭64-88837号公報に詳しく開示さ

[0004]

れた発明が知られている。

【発明が解決しようとする課題】従来のデータ処理装置 では、ストリング操作あるいはビット列操作を行なう場 合、1回のバスサイクルで1ワードあるいはデータバス 幅に一致するデータしか転送出来ないため、メモリとデ ータ処理装置とを結ぶバスの個々のデータの転送速度が データ処理装置の性能に決定的な影響を与えていた。特 に、メモリとしてダイナミックRAM チップ(DRAM)を用い た場合、CPUのバスアクセス性能に比してDRAMの動作速 度が遅いため、バスアクセスに1乃至2ウエイト程度の ウエイトサイクルを挿入する必要が生じ、バスアクセス 性能がデータ処理装置全体の性能を制限するという問題 があった。

[0005]

【課題を解決するための手段】本発明のデータ処理装置 は、第1、第2及び第3の発明では、第1のビット幅の データバスに接続された外部メモリと、命令をデコード 20 する命令デコーダと、命令デコーダが命令をデコードし た結果を示す信号が与えられることにより、命令の実行 を制御するための制御信号を発生する実行制御部と、実 行すべき命令の処理対象のデータを保持するデータレジ スタと、処理対象のデータの外部メモリにおけるアドレ スを保持するアドレスレジスタと、第1のビット幅より 大きいかまたは等しい第2のビット幅を処理単位として 演算を施す少なくとも一つの演算器とを有し、実行制御 部が出力する制御信号に従って命令を実行する命令実行 部と、バスを通じて1回のアドレス出力に対してn(n は2以上の整数)回のデータ転送を行なうことにより、 第2のビット幅より大きい第3のビット幅のデータをバ ースト転送して命令の実行に必要なデータを外部メモリ との間で入出力するバスインタフェイス部とを備えてい る。

【0006】また、第4の発明では、上述の第1. 第2 及び第3の発明の構成に加えて、内部状態を保持するた めの複数の内部レジスタとを備えている。

[0007]

【作用】本発明のデータ処理装置の第1の発明では、命 40 令デコーダが、外部メモリの第1のメモリ領域に連続し て格納されている第1の多ビットデータ列と外部メモリ の第2のメモリ領域に連続して格納されている第2の多 ビットデータ列との各ビット間で所定の演算を順次施し た結果の各ビットを第1または第2のメモリ領域に格納 する多ビットデータ列演算命令をデコードした場合に、 実行制御部は、命令デコーダから与えられる信号に基づ いてアドレスレジスタに第1及び第2のメモリ領域から データを順次的に読み出すためのアドレスを設定するこ とにより、命令実行部に、アドレスレジスタに設定され た、ビットマップ操作命令を効率よく実行するデータ処 50 たアドレスに従ってバスインタフェイス部を介して第1

7

及び第2のメモリ領域に格納されている第1及び第2の 多ビットデータ列をそれぞれ第3のビット幅分だけ外部 メモリからバースト転送で読み出してデータレジスタに 格納させる第1の制御と、命令デコーダから与えられる 信号に基づいて所定の演算を指示する信号を与えること により、演算器に、第2のビット幅を処理単位として、 データレジスタに格納された第3のビット幅の第1のデ ータ列と第2のデータ列との間で所定の演算を施して演 算結果を第3のビット幅の第3のデータ列としてデータ レジスタに再度格納させる第2の制御と、命令デコーダ から与えられる信号に基づいてアドレスレジスタに第1 または第2のメモリ領域にデータを順次的に格納するた めのアドレスを設定することにより、命令実行部に、ア ドレスレジスタに設定されたアドレスに従ってバスイン タフェイス部を介してデータレジスタに格納された第3 のビット幅の第3のデータ列をバースト転送で第1また は第2のメモリ領域に格納させる第3の制御と、命令デ コーダから与えられる信号に基づいて第1,第2及び第 3の制御を所定回数反復することにより、第3のデータ 列を第1または第2のメモリ領域に連続的に格納する第 4の制御とを実行する。

【0008】本発明のデータ処理装置の第2の発明で は、命令デコーダが、外部メモリの第1のメモリ領域に 連続して格納されている多ビットデータ列に所定の演算 を順次施した結果の各ビットを第1のメモリ領域または 第1のメモリ領域とは異なる第2のメモリ領域に格納す る多ビットデータ列演算命令をデコードした場合に、実 行制御部は、命令デコーダから与えられる信号に基づい てアドレスレジスタに第1のメモリ領域からデータを順 次的に読み出すためのアドレスを設定することにより、 命令実行部に、アドレスレジスタに設定されたアドレス に従ってバスインタフェイス部を介して第1のメモリ領 域に格納されている多ビットデータ列を第3のビット幅 分だけ外部メモリからバースト転送で読み出してデータ レジスタに格納させる第1の制御と、命令デコーダから 与えられる信号に基づいて所定の演算を指示する信号を 与えることにより、演算器に、第3のビット幅を処理単 位として、データレジスタに格納された第3のビット幅 の第1のデータ列に所定の演算を施して演算結果を第3 のビット幅の第2のデータ列としてデータレジスタに再 度格納させる第2の制御と、命令デコーダから与えられ る信号に基づいてアドレスレジスタに第1または第2の メモリ領域にデータを順次的に格納するためのアドレス を設定することにより、命令実行部に、アドレスレジス タに設定されたアドレスに従ってバスインタフェイス部 を介してデータレジスタに格納された第3のビット幅の 第2のデータ列をバースト転送で第1または第2のメモ リ領域に格納させる第3の制御と、命令デコーダから与 えられる信号に基づいて第1,第2及び第3の制御を所 定回数反復することにより、第2のデータ列を第1また 50 は第2のメモリ領域に連続的に格納する第4の制御とを 実行する。

【0009】本発明のデータ処理装置の第3の発明で は、命令デコーダが、所定のビットパターンを外部メモ リの任意のメモリ領域に反復して格納する多ビットデー タ列演算命令をデコードした場合に、実行制御部は、命 令デコーダから与えられる信号に基づいて、演算器に、 第3のビット幅を処理単位として、所定のビットパター ンを第3のビット幅のデータ列としてデータレジスタに 格納させる第1の制御と、命令デコーダから与えられる 信号に基づいてアドレスレジスタに任意のメモリ領域に データを順次的に格納するためのアドレスを設定するこ とにより、命令実行部に、アドレスレジスタに設定され たアドレスに従ってバスインタフェイス部を介してデー タレジスタに格納された第3のビット幅のデータ列をバ ースト転送で任意のメモリ領域に格納させる第2の制御 と、命令デコーダから与えられる信号に基づいて第1及 び第2の制御を所定回数反復することにより、データ列 を任意のメモリ領域に連続的に格納する第3の制御とを 実行する。

【0010】本発明のデータ処理装置の第4の発明で は、命令デコーダが、複数の内部レジスタが保持するデ ータを外部メモリの任意のメモリ領域に連続して格納す る多ビットデータ列演算命令をデコードした場合に、実 行制御部は、命令デコーダから与えられる信号に基づい て、演算器に、第3のビット幅を処理単位として、複数 の内部レジスタが保持するデータを第3のビット幅のデ ータ列としてデータレジスタに格納させる第1の制御 と、命令デコーダから与えられる信号に基づいてアドレ スレジスタに任意のメモリ領域にデータを順次的に格納 するためのアドレスを設定することにより、命令実行部 に、アドレスレジスタに設定されたアドレスに従ってバ スインタフェイス部を介してデータレジスタに格納され た第3のビット幅のデータ列をバースト転送で任意のメ モリ領域に格納させる第2の制御と、命令デコーダから 与えられる信号に基づいて第1及び第2の制御を 所定 回数反復することにより、第1のデータ列を任意のメモ リ領域に連続的に格納する第3の制御とを実行し、命令 デコーダが、第3の制御により外部メモリの任意の領域 に格納されたデータを複数の内部レジスタに連続して格 納する多ビットデータ列演算命令をデコードした場合 に、実行制御部は、命令デコーダから与えられる信号に 基づいてアドレスレジスタに任意のメモリ領域からデー タを順次的に読み出すためのアドレスを設定することに より、命令実行部に、アドレスレジスタに設定されたア ドレスに従ってバスインタフェイス部を介して任意のメ モリ領域に格納されている多ビットデータ列を第3のビ ット幅分だけ外部メモリからバースト転送で読み出して データレジスタに格納させる第4の制御と、命令デコー ダから与えられる信号に基づいて、演算器に、第3のビ

ット幅を処理単位として、データレジスタに格納された データ列を複数の内部レジスタに格納させる第5の制御 と、命令デコーダから与えられる信号に基づいて第1及 び第2の制御を所定回数反復することにより、データ列 を複数の内部レジスタに連続的に格納する第6の制御と を実行する。

[0011]

【実施例】以下、本発明をその実施例を示す図面に基づ いて詳述する。

【0012】(1) 「本発明のデータ処理装置を用いたシ ステムの構成し

図1のブロック図に本発明のデータ処理装置を使用した システム構成例を示す。なお、図1においては、参照符 号100 が本発明のデータ処理装置を示している。本発明 のデータ処理装置100 は32ビット幅のアドレスバス101 及び32ビット幅のデータバス102 とを介して主記憶装置 103 及び周辺回路105 と接続されていてそれらをアクセ スする。各ユーザが固有に必要とする制御回路、DMAC, タイマ等は周辺回路105 に内蔵されていることを前提と し、本発明のデータ処理装置100にはそれらの回路は内 蔵されていない。

【0013】なお、周辺回路105 は上述のような各ユー ザが固有に必要とする制御回路, DMAC, タイマ等を内蔵 したASICとして構成することが出来る。また、主記憶装 置103 はDRAMあるいはPROMで構成することが出来る。主 記憶装置103 へのアクセスは、1回のバスサイクルにア ドレスを1つ出力して32ビット以下のデータをアクセス する単一転送と、1回のバスサイクルにアドレスを1つ 出力して4つの32ビットデータ(全体で16バイト)をア クセスするバースト転送とのいずれかが可能である。

【0014】図2には主記憶装置103及びその制御のた めの構成の一例を示すブロック図である。なお、ここで は一例として、主記憶装置103 としてCDRAM(Cache-DRA M) を使用したメモリシステムの例を示す。

【0015】参照符号111 はメモリコントローラであ り、周辺回路105 に内蔵されている。この例ではCDRAM 110 としては三菱電機株式会社製のM5M44409を8個使用 するとにより、16ワード×256 エントリのダイレクトマ ップ方式キャッシュ付き4Mバイトメモリを実現してい る。なお、M5M44409はそれぞれが 16KバイトのSRAM 110 40 Sと4MバイトのDRAM 110D とを内蔵し、SRAM 110S がブ ロックサイズ=16ワードのキャッシュメモリとして動作 する4Mバイトの同期式DRAMである。CDRAM 110 ではSRAM 110S がDRAM 110D へのライトアクセスに対してストア バッファとして動作するため、SRAM 110S がヒットした 場合はライトアクセスもリードアクセスと同一タイミン グで高速に行なうことができる。

【0016】CDRAM 110 がヒットした場合、本発明のデ ータ処理装置100 はゼロウエイトで単一転送またはバー ストモードによるブロック転送ができる。CDRAM 110 が 50 いずれのフォーマットの場合も、各オペランドのEaまた

ミスした場合でも第2~4転送をゼロウエイトのバース トモードによるブロック転送で実行することが可能であ る。バーストモードによるブロック転送を行なう場合、 メモリコントローラ111 は#HIT信号をアサートして、ア ドレスのビット28,29を昇順にラップアラウントしてCD RAM 110 をアクセスする。

【0017】図3の模式図にCDRAM 110 を用いたメモリ システムのアドレス割り付け方法を示す。アドレスのビ ット0~9(A0:9)は4Mバイトのメモリ空間を選択するた めのチップセレクトアドレスである。キャッシュアクセ スに際しては、ビット10~17(A10:17)はキャッシュのタ グアドレスとして使用される。ビット18~25(A18:25)は エントリアドレスの指定に使用される。ビット26~29(A 26:29)はブロック内のワードアドレスの指定に使用され る。また、DRAMアクセスに際しては、ビット10~19(A1 0:19)はロウアドレス、ビット20~25(A20:25)はカラム アドレスとして使用される。

【0018】以下、本発明のデータ処理装置100の命令 体系、処理機構及びバスオペレーション機構について最 20 初に説明し、次にストリング操作命令,ビットマップ操 作命令の詳細動作について説明する。

【0019】(2)「本発明のデータ処理装置の命令」 (2.1) 「命令フォーマット」

本発明のデータ処理装置100 の命令は16ビット単位で可 変長となっており、奇数バイト長の命令はない。本発明 のデータ処理装置100 では高頻度に使用される命令を短 いフォーマットとするため、特に工夫された命令フォー マット体系を有する。たとえば、2オペランド命令に対 しては基本的に「4バイト+拡張部」の構成を有し、全 てのアドレッシングモードが利用可能な一般形フォーマ ットと、頻度の高い命令とアドレッシングモードとのみ を使用可能な短縮形フォーマットとの2つのフォーマッ トを有する。図4、図5、図6及び図7は本発明のデー タ処理装置100 の命令フォーマットを示す模式図であ る。各図中に現われる記号の意味は以下の通りである。

【0020】一:オペレーションコードの入る部分 Ea:8ビットの一般形のアドレッシングモードでオペラ ンドを指定する部分

Sh: 6ビットの短縮形のアドレッシングモードでオペラ ンドを指定する部分

Rn:レジスタファイル上のオペランドをレジスタ番号で 指定する部分

【0021】フォーマットは、図4に示すように右側が LSB側で、かつ高いアドレスになっている。アドレスN とアドレスN+1との2バイトを見た後でないと命令フ オーマットが判別できないようになっているが、これは 命令が必ず16ビット (ハーフワード) 単位でフェッチ、 デコードされることを前提としたためである。

【0022】本発明のデータ処理装置100の命令では、

はShの拡張部は必ずそのEaまたはShの基本部を含む16ビット(ハーフワード)の直後に置かれる。これは、命令により暗黙に指定される即値データ及び命令の拡張部に優先する。従って、4バイト以上の命令では、Eaの拡張部によって命令のオペレーションコードが分断される場合がある。なお、本発明のデータ処理装置100の命令フォーマットに関しては特開昭64-91228号公報,U.S.P.No.5,029,069等に詳細に開示されている。

【0023】(2.2)「アドレッシングモード」本発明のデータ処理装置100の命令のアドレッシングモ 10ード指定方法には、レジスタを含めて6ビットで指定する短縮形と、8ビットで指定する一般形とがある。未定義のアドレッシングモードを指定した場合、あるいは意味的に考えて明らかに不合理なアドレッシングモードの組み合わせが指定された場合には、未定義命令を実行した場合と同様に予約命令例外が発生されて例外処理が起動される。これに該当するのは、デスティネーションが即値モードである場合、アドレス計算を伴うべきアドレッシングモード指定フィールドで即値モードが使用された場合などである。 20

【0024】本発明のデータ処理装置100の命令は種々 のアドレッシングモードをサポートする。本発明のデー タ処理装置100 でサポートするアドレッシングモードに は、レジスタ直接モード,レジスタ間接モード,レジス タ相対間接モード、即値モード、絶対モード、PC 相対間 接モード, スタックポップモード, スタックプッシュモ ード及び多段間接モードがある。レジスタ直接モード は、レジスタの内容をそのままオペランドとするアドレ ッシングモードである。レジスタ間接モードは、汎用レ ジスタの内容をアドレスとするメモリの内容をオペラン ドとするアドレッシングモードである。レジスタ相対間 接モードは、ディスプレースメント値が16ビットである か32ビットであるかにより2種類に分かれる。いずれ も、汎用レジスタの内容に16ビットまたは32ビットのデ ィスプレースメント値を加えた値をアドレスとするメモ リの内容をオペランドとするアドレッシングモードであ る。ディスプレースメント値は符号付きとして扱われ

【0025】即値モードは、命令コード中で指定されるビットパターンをそのまま2進数と見なしてオペランド 40とするアドレッシングモードである。即値のサイズはオペランドサイズとして命令中で指定される。絶対モードは、アドレス値が16ビットで示されるか32ビットで示されるかにより2種類に分かれる。いずれも、命令コード中で指定される16ビットまたは32ビットのビットパターンをアドレスとしたメモリの内容をオペランドとするアドレッシングモードである。16ビットでアドレスが示される場合は指定されたアドレス値を32ビットに符号拡張される。PC相対間接モードは、ディスプレースメント値が16ビットであるか32ビットかにより2種類に分かれ 50

る。いずれも、プログラムカウンタの内容に16ビットまたは32ビットのディスプレースメント値を加えた値をアドレスとするメモリの内容をオペランドとするアドレッシングモードである。ディスプレースメント値は符号付きとして扱われる。PC相対間接モードにおいて参照されるプログラムカウンタの値は、そのオペランドを含む命令の先頭アドレスである。

【0026】スタックポップモードは、スタックポイン タ(SP)の内容をアドレスとするメモリの内容をオペラン ドとするアドレッシングモードである。オペランドアク セス後にSPをオペランドサイズだけインクリメントす る。たとえば、32ビットデータが扱われる場合には、オ ペランドアクセス後にSPが+4だけ更新される。8,16,64ビットのサイズのオペランドに対するスタックポ ップモードの指定も可能であり、それぞれSPが+1,+ 2, +8だけ更新される。スタックプッシュモードは、 SPの内容をオペランドサイズだけデクリメントした内容 をアドレスとするメモリの内容をオペランドとするアド レッシングモードである。スタックプッシュモードでは 20 オペランドアクセス前にSPがデクリメントされる。たと えば、32ビットデータが扱われる場合には、オペランド アクセス前にSPが-4だけ更新される。8,16,64ビッ トのサイズのオペランドに対するスタックプッシュモー ドの指定も可能であり、それぞれSPが-1, -2, -8だけ更新される。

【0027】多段間接モードは、汎用レジスタあるいは PCの値をベースアドレスとし、その値にインデックスレジスタ値あるいはディスプレースメント値を加算した値をアドレスとしたり、あるいはそのアドレスを基にメモリ間接アドレッシングをするアドレッシングモードである。なお、本発明のデータ処理装置100の命令のアドレッシングモードに関して本発明の命令フォーマットと同様に特開昭64-91253号公報に詳しく記載されている。

【0028】(2.3)「ストリング操作命令」ストリングとは、8ビット,16ビット,または32ビットのデータエレメントを任意の長さだけ連続して並べたデータタイプである。個々のデータの内容には制限はなく、実際の文字コードになる場合,整数になる場合,浮動小数点数になる場合などがあり、ユーザ側で解釈する。ストリングのサイズは命令オプションの一部として指定され、本発明のデータ処理装置100のストリング操作命令で指定可能なエレメントのサイズ(sx)とそのビットパターンとは以下のようになる。

【0029】sx=00 1バイト

sx=01 2バイト

sx=11 4バイト

sx=11 指定できない

【0030】ストリングの範囲を示す方法には、ストリングの長さ(データ数)を指定する方法と、ストリングの終了を示す文字(ターミネータ)を指定する方法との

2通りがあり、使用目的に応じて適当に選択すればよい。本発明のデータ処理装置100のストリング操作命令ではストリングの個数がパラメータとなっているが、更に、割り出し条件という形でターミネータあるいは命令の終了条件を与えることも可能であり、両方の指定方法を利用することができる。割り出し条件の指定は、命令オプションの一部として行なわれる。

13

【0031】本発明のデータ処理装置100では、ストリング操作命令SMOV, SCMP, SSCHの割り出し条件として大小比較あるいは二値比較を含む豊富な条件が指定可能であり、大きな特徴となっている。特に、ストリングサーチ用のSSCH命令は、検索条件が割り出し条件として指定されるため、割り出し条件にのみ意味がある命令となっている。本発明のデータ処理装置100のストリング操作命令で指定可能な条件(eeee)とそのビットパターンとは図100に一覧表として示すようになる。

【0032】また、ストリングサーチ命令(SSCH命令)では、連続領域に置かれたデータの集合のみならず、一定間隔で飛び飛びのアドレスに置かれたデータの集合もストリングとしてサポートしている。即ち、この命令に 20限ってはポインタの増減量を自由に設定可能であり、テーブル検索あるいは多次元配列のスキャン等にこの命令を利用することができる。ところで、ストリング操作命令の用途としては、文字どおり8/16ビットの文字列を処理する場合の他に、たとえば特定のビットパターンのサーチ、メモリのブロック転送、構造体の代入、メモリ領域のクリア等への応用が可能である。

【0033】ストリング操作命令は後述する任意長ビットフィールド命令と同様に不定長のデータを扱うため、実行中の割り込み受け付け及び実行の再開の機能が不可欠である。一方、ストリング操作命令自体がコンパイラが生成するコードとなる可能性はほとんどなく、アセンブラで記述されたサブルーチンとして提供される場合が多い。このため、対称性あるいはアドレッシングモードについての制限はあまり問題にならない。従って、本発明のデータ処理装置100におけるストリング操作命令では、オペランドあるいは実行途中の状態保持のために、内蔵する固定番号のレジスタ(RO~R4)を使うようになっている。主なレジスタの使い方は次のようになる。

【0034】R0:ソース側ストリング(src) の先頭アド 40 レス

R1:デスティネーション側ストリング(dest)の先頭アドレス

R2:ストリングの長さ,エレメント数

R3:割出し条件の比較値

【0035】これらの内のストリングの長さを表わすR2 う命令である。命令のビットパターンと各種をはエレメント数であって、バイト数ではない。R2は符号 機能及びレジスタ上のパラメータとを図14に示なしの数として扱われ、R2=0の場合はエレメント数に よる命令終了は行なわないという意味に解釈される。つ 令である。命令のビットパターンと各種オプシまり、エレメント数による終了を避けたい場合には、R2 50 及びレジスタ上のパラメータとを図15に示す。

=0として命令を実行すればよいことになる。SMOV命令はストリングの転送を行なう命令である。命令のビットパターンと各種オプション機能とを図8に示す。

【0036】SCMP命令は2つのストリングの比較を行なう命令である。命令のビットパターンと各種オプション機能とを図9に示す。SSCH命令はストリングのサーチを行なう命令である。命令のビットパターンと各種オプション機能とを図10に示す。SSTR命令はR3レジスタで指定したエレメントを複数個メモリにストアする命令である。命令のビットパターンと各種オプション機能とを図11に示す。

【0037】(2.4)「ビットマップ操作命令」 本発明のデータ処理装置100 はビットマップディスプレイの操作を行なう場合等に有効な命令として、ワード長を超える任意長のビット列を操作するビットマップ操作命令を備える。ビットマップ操作命令には、ビット列の一般的な演算と転送とを行なう BVCPY命令,繰り返しパターンの演算と転送とを行なう BVPAT命令,ビット列中の"0"または"1"のビットをサーチする BVSCH命令がある。これらの内、BVMAP,BVPAT,BVCPY命令は特にビットマップディスプレイ上のウインドウ操作(bitblt)を主な目的とした命令である。

【0038】ビットマップ操作命令はオペランドが多く、且つ実行時間も長い。従って、命令実行中での割り込みの受け付けのメカニズム及び割り込み処理後の再実行のメカニズムが必要になる。本発明のデータ処理装置100では、オペランドの指定と演算の進行状況の表現とのために固定番号のレジスタを使用している。そのため、ビットマップ操作命令実行中に割り込みが入っても、割り込み処理ハンドラ中でそのレジスタの退避と復帰とが正しく行なわれていれば、割り込み処理後にそのビットマップ操作命令を途中から再開することが可能である。従って、実行中断後に状態の退避あるいはコンテキストスイッチを行なったり、コンテキストスイッチ後に別のコンテキストで同じビットマップ操作を実行し、再び前のコンテキストに戻って前のビットマップ操作命令を再開したとしても、問題なく動作する。

【0039】BVSCH命令は任意長ビット列中から"0"または"1"のビットをサーチする命令である。命令のビットパターンと各種オプション機能及びレジスタ上のパラメータとを図12に示す。BVMAP命令は任意長ビット列の演算を行なう命令である。命令のビットパターンと各種オプション機能及びレジスタ上のパラメータとを図13に示す。BVCPY命令は任意長ビット列のコピーを行なう命令である。命令のビットパターンと各種オプション機能及びレジスタ上のパラメータとを図14に示す。BVPAT命令は任意長ビット列とパターンとの演算を行なう命令である。命令のビットパターンと各種オプション機能及びレジスタ上のパラメータとを図15に示す。

【0040】(3) 「本発明のデータ処理装置の機能ブロック」

15

(3.1) 「機能ブロックの構成」

図16に本発明のデータ処理装置100 のブロック図を示す。本発明のデータ処理装置100 の内部を機能的に大きく分けると、命令フェッチ部(IFU)150, 命令デコード部(DU)151, ROM部(RU)152,アドレス生成部(AGU)153,PC生成部(PCU)154, 整数演算部(IU)155,オペランドアクセス部(OAU)156, バスインターフェイス部(BIU)157に分かれる。バスインターフェイス部157 は、外部とはアドレスバス101(A00:31),データバス102(D00:31) 及び各種制御信号により結合している。

【0041】命令フェッチ部150 は命令を内蔵命令キャッシュ200(図18参照) あるいは外部のメモリ(主記憶装置103)からフェッチする。命令デコード部151 は命令フェッチ部150 からIIバス169 で転送された命令をデコードする。ROM部152 はマイクロプログラムに従って整数演算部155 を制御する。PC生成部154 は命令のPC値を計算する。アドレス生成部153 はオペランドのアドレスを計算する。オペランドアクセス部156 は内蔵データキャッシュ200 あるいは外部のメモリからオペランドをフェッチしたり、外部のメモリへオペランドをストアする処理を行なう。

【0042】命令はバスインターフェイス部157から命令フェッチ部150に取り込まれ、命令デコード部151でデコードされ、ROM部152でのマイクロプログラム制御により整数演算部155で実行される。命令のPC値の計算,オペランドのアドレス計算,オペランドのアクセスは整数演算とは独立のブロックでハードワイヤード制御により行なわれる。命令のアドレスはJAバス171で各部から命令フェッチ部150へ転送される。オペランドアドレスはAAバス160で各部からオペランドフェッチ部へ転送される。整数演算部155とオペランドアクセス部156との間のオペランドの転送はDDバス164により行なわれる。

【0043】(3.2) 「バスインターフェイス部」
バスインターフェイス部157 は命令フェッチ部150 あるいはオペランドアクセス部156 の要求に従ってバスサイクルを発行し、外部のメモリ、即ち主記憶装置103 をアクセスする。本発明のデータ処理装置100 におけるメモ 40リアクセスはクロック同期のプロトコルで行なわれる。1回のバスサイクルには最小2クロックサイクルが必要である。リードサイクルには1回のバス転送で4バイト境界内の命令コードあるいはデータをフェッチする単一転送と、4回のバス転送で16バイト境界内の命令コードあるいはデータを一度にフェッチするブロック転送とがある。更に、ブロック転送にはアドレスを1回出力して、命令コードあるいはデータを4回出力して、命令コードあるいはデータを4回出力して、命令コードをアドレスとを4回出力して、命令コードをアドレスとを4回出力して、命令コードをフィーストモードとアドレスとを4回出力して、命令コードをフィーストモードとアドレスとを4回出力して、命令コードをフィーストモードとアドレスとを4回出力して、命令コードをフィーストモードとアドレスとを4回出力して、命令コードをフィーストモードとアドレスとを4回出力して、命令コードをフィーストモードとアドレスとを4回出力して、6000円である。

ブモードがある。

【0044】ライトサイクルについてもリードサイクルと同様に1回のバス転送で4バイト境界内のデータをストアする単一転送と、4回のバス転送で16バイト境界内のデータを一度にストアするブロック転送とがある。ライトサイクルのブロック転送にもアドレスを1回出力してデータを4回連続ストアするバーストモードと、アドレスを4回出力してデータを4回連続ストアするクワッドムーブモードとがある。各バスサイクルの制御、各種信号の入出力はバスインターフェイスでハードワイヤード制御により行なわれる。

【0045】バスインターフェイス部157のブロック図を図17に示す。なお、図17には命令フェッチ部150及びオペランドアクセス部156も共に示されている。オペランドアクセス部156、命令フェッチ部150とアドレスパッド180(A-pad)とはBAバス162で結合される。RDADDR 182は命令フェッチまたはデータリード時にIAバス167あるいはOAバス172から転送されてきたアドレスをBAバス162へ出力するレジスタである。

【0046】SBADDR 183はストアバッファ292のアドレス保持部(レジスタ)であり、2つのアドレスを保持する。BA 184はデータまたは命令のブロック転送時にアドレスをインクリメントする回路である。バスエラーが発生した場合はそのアドレスと入出力情報とがバスインターフェイス157のバスエラー情報レジスタBERRINF 185に保持され、S1バス10へ出力される。オペランドアクセス部156及び命令フェッチ部150はデータパッド181(D-pad)とはBDバス163で結合されている。

【0047】データリードに際しては、オペランドアクセス部156から0Aバス172,RDADDR182,BAバス162を通じて外部のアドレスバス101へ出力されたアドレスに従って、バスインターフェイス部157がデータバス102からデータをフェッチし、BDバス163を通じてオペランドアクセス部156へ転送する。ブロック転送のクワッドムーブモードでデータをフェッチする際は、オペランドアクセス部156からは1つのアドレスが出力され、残り3つのアドレスはBAレジスタが下位ビットをラップアラウンドして出力する。

【0048】データライトに際しては、オペランドアクセス部156から0Aバス172、SBSADDR183、BAバス162を通じてアドレスバス101へアドレスが出力され、BDバス163を通じてデータバス102へデータが出力される。ブロック転送のクワッドムーブモードでデータをライトする際は、オペランドアクセス部156からは1つのアドレスが出力され、残り3つのアドレスはBAレジスタが下位ビットをラップアラウンドして出力する。

ある。更に、ブロック転送にはアドレスを1回出力し 【0049】命令フェッチに際しては、命令フェッチ部 て、命令コードあるいはデータを4回連続フェッチする 150 からIAバス167, RDADDR 182,BAバス162 を通じて外 バーストモードとアドレスとを4回出力して、命令コー 部のアドレスバス101 へ出力されたアドレスに従って、 ドあるいはデータを4回連続フェッチするクワッドムー 50 バスインターフェイス部157 がデータバス102 から命令

コードをフェッチし、BDバス163 を通じて命令フェッチ 部150 へ転送する。ブロック転送のクワッドムーブモー ドで命令コードをフェッチする際は、命令フェッチ部15 0 からは1つのアドレスが出力され、残り3つのアドレ スはBAレジスタが下位ビットをラップアラウンドし出力 する。

17

【0050】バスインターフェイス部157 はメモリアク セスの他、外部割り込みの受け付け、バスアービトレイ ションの制御も行なう。本発明のデータ処理装置100以 外の外部デバイスがバスマスタになっており本発明のデ ータ処理装置100 がバススヌープ動作中である場合は、 外部デバイスがデータライトまたは無効化サイクルを実 行した場合にアドレスバス101 上に出力されたアドレス をバスインターフェイス部157 が取り込んでBAバス162 を通じて命令フェッチ部150 とオペランドアクセス部15 6 とへ転送する。バススヌープ動作でのアドレスの取り 込み動作は、バス権開放中(後述する #HACK信号609 が アサート中) に #DS信号604 がアサートされた場合にク ロック非同期に行なわれる。

【0051】(3.3) 「命令フェッチ部」

命令フェッチ部150のブロック図を図18に示す。なお、 図18には命令デコード部151 及びバスインターフェイス 部157 も共に示されている。命令フェッチ部150 には4 KBの内蔵命令キャッシュ200,共に16バイトの命令キュー (A, B)201 が2つとそれらの制御部とが備えられてい る。命令フェッチ部150 は、次にフェッチすべき命令の アドレスに従って内蔵命令キャッシュ200 から命令コー ドをフェッチして命令キュー201 を介して命令デコード 部151 へ転送する。バスインターフェイス部157 と命令 キャッシュ200 との間は32ビットのアドレスバス101(IA バス167)と32ビットのデータバス102(BDバス163)とで結 合されている。命令キャッシュ200 と命令キュー201 と の間は64ビットの ICOUTバス168 で結合されている。

【0052】バスインターフェイス部157 から出力され た命令はBDバス163 を通じて命令キャッシュ200 へ転送 される。命令キュー201 から出力された命令コードはII バス169 を通じて命令デコード部151 へ転送される。命 令のアドレスはJAバス171 からIAレジスタ203 を経由し てアドレスデコード機構204 と命令キャッシュ200 とに 入力される。

【0053】命令キャッシュ200 は16byte×256entry構 成のダイレクトマップ制御で動作する。命令キャッシュ 200 はIAレジスタ203 から転送されたアドレスの下位12 ビットに従ってキャッシュアドレスタグと命令コードと を出力する。キャッシュアドレスタグはアドレスの上位 20ビットと比較され、一致すれば命令キャッシュ200は ヒットとなり、 ICOUTバス168 を経由して命令コードが 命令キュー201 へ転送される。この際、命令キュー201 が空である場合には、命令コードは命令キュー201をバ イパスして同一タイミングでIIバス169 を通じて命令デ 50 め、命令デコード段階で1つの命令を1つまたは複数の

コード部151へ転送される。命令キャッシュ200 がミス した場合はアドレスデコード機構204からIAバス167 を 通じてバスインターフェイス部157 へ命令アドレスが出 力され、外部のメモリ、即ち主記憶装置103 がブロック 転送でアクセスされて命令コードがフェッチされ、命令 キャッシュ200 のエントリが更新される。

【0054】アドレスデコード機構204 にはレジスタ10 ADDR, IOMASK, NCADDRがあり、命令アドレスが I/O領域 に入るか否か、非キャッシュ領域に入るか否かのチェッ クを行なう。また、アドレスデコード機構204 ではOAバ ス172 から転送されてきたオペランドアドレスに関して もそのアドレスが 1/0領域に入るか否か、非キャッシュ 領域に入るか否かのチェックを行なう。

【0055】2つの命令キュー201の内の1つは条件分 岐命令に連続する命令コードをプリフェッチしてキュー イングし、もう1つは条件分岐命令の分岐先の命令コー ドをプリフェッチしてキューイングする。2つの命令キ ュー201 が共に命令をフェッチした状態で更に条件分岐 命令をデコードした場合の分岐先アドレスは分岐先アド 20 レスレジスタ(BAB)202に保持され、先行する条件分岐命 令が実行されどちらかの命令キュー201 がクリアされた 後にこのアドレスから新たに命令がフェッチされる。ジ ャンプ先以外の命令アドレスは各命令キュー201 の専用 カウンタで計算される。ジャンプが発生した場合は、新 たな命令アドレスが、アドレス生成部153,PC生成部154 あるいは整数演算部155 からJAバス171 により各命令キ ュー201のカウンタにロードされる。

【0056】また、本発明のデータ処理装置100がバス スヌープ動作中である場合はバスインターフェイス部15 7 が外部のアドレスバス101 上のアドレスをモニタし、 その結果がBAバス162 を通じて命令キャッシュ200 へ転 送される。バスインターフェイス部157 は本発明のデー タ処理装置100 自身がライト動作を行なったメモリのア ドレスも命令キャッシュ200へ転送する。

【0057】(3.4) 「命令デコード部」

本発明のデータ処理装置100 における命令は図19の模式 図に示すように2バイト単位の可変長命令であり、基本 的には「2バイトの命令基本部+0~4バイトのアドレ ッシング修飾部」を1~3回反復することにより命令が 構成されている。命令基本部にはオペレーションコード 部とアドレッシングモード指定部とがあり、インデック スアドレッシングあるいはメモリ間接アドレッシングが 必要な場合にはアドレッシング修飾部の代わりに「2バ イトの多段間接モード指定部+0~4バイトのアドレッ シング修飾部」が必要な数だけ拡張される。また、命令 によっては2または4バイトの命令固有の拡張部が最後 に付く場合もある。

【0058】本発明のデータ処理装置100では図19に示 した可変長フォーマットの命令を効率よく処理するた

処理単位(ステップコード)に分解する。基本的には 「2バイトの命令基本部+0~4バイトのアドレッシン グ修飾部」または「多段間接モード指定部+アドレッシ ング修飾部)のデコード結果から1つのステップコード が生成され、命令デコーダは1クロックに1つのステッ プコードを出力する。しかし、第1オペランドにアドレ ッシング修飾部がない場合、または先頭の命令基本部に オペランド指定子がない命令では1クロックに2つの命 令基本部(32ビット長)がデコードされる。また、本発 明のデータ処理装置100では一部のレジスタ間演算命令 を先行する命令と並列にデコードし、2命令を同時にデ コードすることも可能である。

【0059】本発明のデータ処理装置100の命令デコー ド部151 のブロック図を図20に示す。なお、図20には R OM部152,アドレス生成部153 及びPC生成部154 も共に示 されている。命令デコード部151 は、命令デコードステ ージ401(Dステージ) とこのDステージ401 に引き続く オペランドアドレス生成ステージ402(Aステージ)との 2つのパイプラインステージで動作する(なお、パイプ ラインステージに関しては詳しくは図27を参照して後述 する)。命令デコード部151 の構成要素の内でDステー ジ401 で動作するのは、分岐予測部210,メインデコーダ 211, 第1 サブデコーダ212, 第2 サブデコーダ213, アドレ ッシングモードデコーダ214 及び拡張データ処理部215 である。また、命令デコード部151 の構成要素の内でA ステージ402 で動作する要素は、Aステージデコーダ21 6 及びサブコード転送部217 である。

【0060】メインデコーダ211 は最大4バイトの命令 基本部と1ビットの分岐予測ビットとをデコードする。 メインデコーダ211 の出力 (Dコード222)はAステージ デコーダ216 へ転送される。分岐予測部210 は 1 ビット ×1 Kエントリの条件分岐命令の分岐履歴を保持してお り、条件分岐命令の直前にデコードした命令のPC値の下 位アドレスに従って分岐予測ビットを出力する。

【0061】第1サブデコーダ212と第2サブデコーダ 213 とはメインデコーダ211 でデコードされる命令に引 き続く16ビットのレジスタ間演算命令をデコードする。 第1サブデコーダ212 はメインデコーダ211 でデコード される命令の命令長を16ビットと仮定してIIバス169の 3バイト目と4バイト目とをデコードする。第2サブデ 40 コーダ213 はメインデコーダ211 でデコードされる命令 の命令長を32ビットと仮定してIIバス169 の5バイト目 と6バイト目とをデコードする。メインデコーダ211で デコードされた命令とサブデコーダでデコードされた命 令とが後述する並列デコード条件を満足する場合、2つ のサブデコーダ212,213の出力の内のいずれか一方がマ ルチプレクサ(MUX)218により選択されてサブデコード転 送部217へ転送される。なお、マルチプレクサ218 によ る選択はメインデコーダ211により制御される。

ットのオペランド指定子あるいは16ビットの多段間接モ ードフィールドで指定される命令のアドレッシングモー ド部をデコードしてアドレス生成部153 を制御するAコ ード220 を出力する。拡張データ処理部215 はディスプ レースメント、即値等のアドレッシング修飾部を命令コ ードから取り出し、DISPバス165 を通じてアドレス生成 部153 及びPC生成部154 へ転送する。A ステージデコー ダ216 はメインデコーダ211 から出力される命令の中間 デコード結果であるDコード222 を更に詳細にデコード し、マイクロプログラムのエントリ番地及びパラメータ を ROM部152 へ出力する。A ステージデコーダ216 では LDM, STM等のような複数のオペランドをレジスタとメモ リとの間で転送する命令を1度に8バイト以下のデータ を転送する複数のメモリーレジスタ間転送命令(ステッ プコード) に分解する。この際、Aステージデコーダ21 6 はアドレス生成部153 にAAコード221 を出力し、分解 したオペランドのアドレス計算を制御する。

【0063】サブコード転送部217 はいずれかのサブデ コーダ212 または213 から出力されたデコード結果をA ステージデコーダ216 でデコードされる命令と同期させ て ROM部152 へ転送する。また、Aステージデコーダ21 6 とサブコード転送部217 とからはオペランドを書き込 むレジスタの番号がアドレス生成部153 のスコアボード レジスタ480(図54参照) へ転送され、パイプラインイン ターロック機構により書き込みが終了していないレジス タ値を後続命令がオペランドアドレス計算に使用して R AWデータハザード(Read-after-write data hazard)を起 こさないように制御する。

【0064】(3.5)「PC生成部」

PC生成部154 のブロック図を図21に示す。なお、図21に は命令デコード部151も共に示されている。PC生成部154 は、命令デコードステージ401 での先行ジャンプ先ア ドレスを計算するジャンプ先アドレス生成部240.デコー ドした命令のPC値を計算するPC計算部241、パイプライン 中で処理される命令の流れに同期してPC値を転送するPC 転送部242 及びサブルーチンからのプリリターン先アド レスを管理するPCスタック243 を備えている。

【0065】ジャンプ先アドレス生成部240 は命令デコ ードステージ401 でPC相対ジャンプまたは絶対アドレス ジャンプが行なわれた場合にジャンプ先命令のアドレス を計算する。ジャンプ先アドレス生成部240 にはIIバス 169 と DPCバス166 とに結合した 2 つの加算器(JTADD1, JTADD2)243, 244が備えられており、IIバス169 の分岐 変位フィールドとなり得る3種類のフィールド(24:31, 16:31, 16:47) とビット8:15の内の一つと DPCバス166 から転送されたデコード開始命令アドレスとを命令のデ コードと並行して加算する。

【0066】また、符号拡張器(ABS)247はIIバス169 か ら転送された絶対アドレスとなり得る3つのフィールド 【0062】アドレッシングモードデコーダ214 は8ビ 50 (24:31, 16:31, 16:47) の符号拡張を行なう。デコード した命令がPC相対ジャンプを行なう命令(BRA, BSR, Bcc, JMP @(disp:32, PC), JSR@(disp:32, PC)) または絶対アドレスジャンプを行なう命令(JMP @abs, JSR @abs)である場合、2つの加算器243, 244での加算結果と1つの符号拡張器247での符号拡張結果とのいずれかから正しいジャンプ先アドレス1つが選択されてJAバス171へ出力される。また、命令のデコードと同時に求められたジャンプ先アドレス以外に分岐する一部のジャンプ命令(ACB, SCB の一部)に対しては、デコーダのハードウェアの都合により命令をデコードした後にJTADD2 244で新たにDISPバス165から転送される分岐変位とPC値とを加算してジャンプ先アドレスを求め、JAバス171へ出力する

【0067】PCスタック243 はサブルーチンジャンプ命 令(BSR, JSR)からのリターン先アドレスのコピーを16エ ントリのスタックに保持しており、サブルーチンリター ン命令(RTS, EXITD)がデコードされた場合にリターン先 アドレスをJAバス171 へ出力する。また、サブルーチン ジャンプ命令が実行された場合、PCスタック243 にはリ ターン先アドレスがS1バス10から転送されてプッシュさ れる。タスクスイッチによりスタックが切り替えられた り、16レベル以上のサブルーチンのネスティング等が発 生した場合には、PCスタック243 からJAバス171 へ出力 されるリターン先アドレスは正しいリターン先アドレス ではなくなる。このため、サブルーチンリターン命令が パイプラインの実行ステージ404 に到達した時点で、プ リリターンアドレスがPCスタック243 から再びS1バス10 へ読み出され、メモリから読み出された正しいリターン 先アドレスと比較される。

【0068】PC計算部241 はPC加算器248 と作業用レジ 30 スタ(TPC, ANPC, DPC)249 とで構成されており、命令デコード部151 でデコードする命令のPC値を計算する。このPC計算部241 でのPC値の計算は、1サイクル前にデコードした命令のアドレスに命令デコード部151 で消費した命令コード長を加算することにより行なわれる。ジャンプ命令あるいはEIT により命令実行のシーケンスが変更された場合は、JAバス171 からPC計算部241 へジャンプ先命令のアドレスが転送される。PC計算部241 での計算結果は命令のデコード結果と共にパイプラインの流れに同期してPC転送部242 へ出力される他、PC相対アドレス計算のためにIXバス170 からアドレス生成部153 へ転送され、また命令アドレスの計算のために DPCバス166 からジャンプ先アドレス生成部240 へも転送される。

【0069】PC転送部242には本発明のデータ処理装置 100の各パイプラインステージに対応する多数のPC保持 用レジスタが備えられている。PC計算部241で計算され た命令の先頭アドレスであるPC値は本発明のデータ処理 装置100の各パイプラインステージで処理されるステッ プコードと共にPC転送部242のレジスタ中を転送され る。PC転送部242ではデバッグサポートのための命令ア 50 整数演算部155内のレジスタからIXバス170を通じて転送された値がインデックスレジスタ(INDEX)264に入力されて保持される。INDEX 264では入力された値の1、 2、4、8倍を3入力加算器267へ出力することが可能である。多段間接アドレッシングにより前段までのアドレス計算結果を次の多段間接アドレッシングのベースア

ドレスブレイクまたはトレース動作の起動のために転送されるPC値と命令ブレイクポイントアドレス(IBAO, IBA 1)の値と、トリガ開始命令アドレス(TGIA)の値との比較動作も行なう。

【0070】(3.6) 「アドレス生成部」

アドレス生成部153 は、命令デコード部151 のアドレッシングモードデコーダ214 またはAステージデコーダ216 から出力されたオペランドのアドレス生成に関係する制御情報によりハードワイヤード制御され、オペランドのアドレスを生成する。また、命令デコード部151 で先行ジャンプを行なわないレジスタ間接アドレッシングのジャンプ命令による先行ジャンプ処理,条件分岐命令の分岐予測と反対側の命令アドレスの計算あるいはサブルーチンジャンプ命令の戻り先アドレスの計算も行なう。

【0071】図22にアドレス生成部153のブロック図を示す。アドレス生成部153は大きくはSP先行更新部260とアドレス計算部261で構成されている。SP先行更新部260は、スタックポップアドレッシング(@-SP+)あるいはスタックプッシュアドレッシング(@-SP)が連続してもパイプラインインターロックなしに命令を処理するためのオペランドアドレス生成専用のSP(ASP)262と、オペランドのアドレス生成段階で更新したSPの値を命令の流れに同期してパイプライン中で転送するレジスタ群(SP転送部)270とで構成される。また、アドレス計算部261は、"@SP+"及び"@-SP"以外のアドレッシングモードに従って3入力加算器267でオペランドのアドレス計算を行なる。

【0072】ASP 262 は@SP+, @-SPによりオペランドサイズが加減算された場合の他、 ENETR命令または EXITD 命令で lsize値または adjst値でSPが補正される場合にも新しい値に更新される。なお、図16では図を単純化するため、図22中で AGU内と記述された部分はアドレス生成部153 に、IU内と記述された部分は整数演算部155にそれぞれ配置して接続関係を記載している。

【0073】アドレッシングモードで指定されたディスプレースメント値は命令デコード部151 からDISPバス16 たよりアドレス計算部261 へ転送されてディスプレースメントレジスタ(DISP)263 に保持される。サブルーチンジャンプ命令の戻り先番地の計算、あるいは分岐すると予測した条件分岐命令の非分岐側命令アドレスの計算のため、DISP 263には命令デコード部151 から転送された命令コード長(補正値)を入力することも可能である。スケールドインデックスアドレッシングに対しては整数演算部155 内のレジスタからIXバス170 を通じて転送された値がインデックスレジスタ(INDEX)264に入力されて保持される。INDEX 264 では入力された値の1,2,4,8倍を3入力加算器267 へ出力することが可能である。多段間接アドレッシングにより前段までのアドレス計算結果を次の多段間接アドレッシングのベースア

ス出力レジスタ(A0)266 からベースレジスタ(BASE)265 へ転送される。レジスタ相対モード、PC相対モード、レジスタベース多段間接モード、PCベース多段間接モードではベースアドレスとして指定された汎用レジスタあるいはPCの値がIXバス170からINDEX 264,3入力加算器267, A0 266 を通じてBASE 265にロードされる。また、メモリ間接アドレッシングでは、3入力加算器267のアドレス計算結果をA0 266から0A転送部268 を経てAAバス160へ出力し、DDバス164 から整数演算部155のSDレジスタ291 にメモリからアドレスをフェッチし、S1バス10を10経由してBASEレジスタ265 に目的アドレスを転送する。DISP 263, INDEX 264, BASE 265に保持された3つの値は3入力加算器267

で加算されてAO 266へ出力される。

【0074】アドレスの計算結果はA0266からAAバス160へ出力され、オペランドをアクセスするアドレスとして使用される。また、A0266から出力されたオペランドアドレス自体はOA転送部268へも渡され、パイプライン中の命令の流れに同期してOA転送部268で管理される。即値も命令デコード部151からDISP263,3入力加算器267,A0266を経由してOA転送部268に入力され、オペランドアドレスと同様にパイプライン中の命令の流れに同期してOA転送部268で管理される。32ビットディスプレースメント付きPC相対と絶対とを除くアドレッシングモードのジャンプ命令のジャンプ先アドレスの計算結果はA0266からJAバス171へ出力され、パイプラインの第3ステージであるアドレス生成段階での先行ジャンプに使用される。

【0075】条件分岐命令の予測分岐先と反対側のアドレスの計算結果は分岐予測が誤っていた場合に備えて計算するものであり、条件分岐命令実行後にPC生成部154を初期化するために使用される。SP先行更新部260は"@SP+"と"@-SP"とのアドレッシングモードに対して専用の作業用SPであるASP 262でSP値の更新を行ない、更新したSP値をパイプライン中の命令の流れに同期してSP転送部270内で管理する。また、ASP 262は ENETR命令または EXITD命令の実行に伴って 1size値または adjst値でSPが補正される場合にも新しい値に更新される。

【0076】アドレス計算部261がSPの値を参照する場合はIXバス170を経由してASP 262の値を参照する。従って、本発明のデータ処理装置100では"@SP+"または"@-SP"モードでSP値を更新する命令、あるいは ENE TR命令または EXITD命令に引き続く命令がパイプラインストールなしにSP値を用いたアドレス計算を行なうことが可能である。命令実行段階でSPに書き込みが行なわれた場合、同時にD1バス14またはD3バス15から更新する値がASP 262とSP転送部270との命令実行段階作業用SP(ESP)に書き込まれる。命令実行段階でジャンプが発生してパイプラインがクリアされた場合には、ESPの値がESPのバスを通じてASP262へ転送される。

【0077】(3.7)「オペランドアクセス部」 オペランドアクセス部156のブロック構成図を図23に示す。なお、この図23には命令フェッチ部150,アドレス生成部153,整数演算部155及びバスインターフェイス部157も共に示されている。

【0078】オペランドアクセス部156には、4KBのデータバッファメモリ290,2エントリのオペランドプリフェッチキュー(SD)291及び(SDA)294,ストアバッファ(SBDATA)292,整数演算部155とのデータ入出力回路(DDR)295及び(DDW)296,オペランドブレイクチェック回路(OBA)297,DMADDRレジスタ298等が備えられている。DDR295は整数演算部155へリードデータを転送するためのレジスタである。DDW296は整数演算部155がライトデータを出力するためのレジスタである。オペランドアドレスレジスタ299は、オペランドアクセス部156がアクセスされる場合にAAバス160から与えられるオペランドアドレスを一旦保持し、OAバス172へ出力する。

【0079】0Aバス172 は命令フェッチ部150 にも接続しており、命令フェッチ部150 のIOADDR, IOMASK, NCAD DRにより、オペランドアクセスが I/0領域あるいは非キャッシュ領域に入るか否かのチェックを行なう。データバッファメモリ290 はモード切り替えにより、16byte×256entryのデータキャッシュ, 4 KBの内蔵データRAM あるいは1Kステップの実行命令アドレス用トレースメモリの内のいずれか1つとして動作する。

【0080】データのリード動作に際しては、アドレス生成部153あるいは整数演算部155から出力されたリードすべきデータアドレスがオペランドアドレスレジスタ299へ転送されることにより、データバッファメモリ290からDDバス164を通じてデータがフェッチされてSD291あるいはDDR295へ転送される。SD291へデータをフェッチする場合は、ストアオペランドとのオーバーラップチェックのためにフェッチデータの8バイト境界ごとのデータアドレスがSDA291へ転送されて保持される。

【0081】データバッファメモリ290をデータキャッシュとして使用する場合は、OAバス172から転送されたデータアドレスの下位12ビットに従ってキャッシュアドレスタグとデータとが出力される。キャッシュアドレスタグはデータアドレスの上位20ビットと比較され、両者が一致すればデータキャッシュはヒットとなる。キャッシュミスした場合は、OAバス172からバスインターフェイス部157へデータアドレスが出力され、外部のメモリ(主記憶装置103)をブロック転送でアクセスしてBDバス163からデータをフェッチし、データキャッシュのエントリを更新する。ブロックリードはオペランドとして必要なデータからアドレスを昇順にラップアラウンドして行なわれ、オペランドとして必要なデータはデータキャッシュへの登録と並行してDDバス164からSD291またはDDR295へ転送される。

50 【0082】データバッファメモリ290 を内蔵データRA

(14)

₩ として使用する場合は、DMADDRレジスタ298 の内容と データアドレスの上位20ビットとが比較され、両者が一 致すれば下位12ビットのアドレスに従ってデータバッフ アから読み出されたデータが有効となる。両者が一致し ない場合は外部のメモリ(主記憶装置103)がアクセスさ れる。

【0083】また、データバッファメモリ290 には16バ イトのブロックバッファ290Bが備えられており、NCADDR レジスタ300 で指定される非キャッシュ領域のアクセス も含めてデータアクセスがブロックバッファ290Bのデー タにヒットするか否かをチェックする。ブロックバッフ ア290BはNCADDRレジスタ300 で指定される非キャッシュ 領域に対する8バイトデータリードを16バイト一括して ブロック転送により行ない、リードした16バイトのデー タを保持して次のデータリードが同一の16バイト境界内 部である場合にはブロックブロックバッファ290Bからデ ータを出力する。この機能により、ストリング操作命令 あるいはビットマップ命令で非キャッシュ領域のデータ を16バイト単位で高速にアクセスすることが可能とな る。

【0084】データのストア動作に際しては、アドレス 生成部153 からAAバス160 へ出力されたストアすべきデ ータのアドレスがオペランドアドレスレジスタ299 へ転 送されることにより、DDW 296 から出力されたデータが DDバス164 を通じて転送される。データバッファメモリ 290 を内蔵データRAM として使用し、且つその領域にア クセスする場合以外の場合には、ストア動作は必ず外部 のメモリ(主記憶装置103)に対して行なわれる。ストア データアドレスはバスインターフェイス部157のSBADDR 183へ転送され、ストアデータはストアバッファ(SBDAT A)292 へ転送される。DDW 396 からストアバッファ(SBD ATA)292 への転送時にSD 291あるいはデータキャッシュ にストアデータとオーバーラップするデータが保持され ている場合にはその内容GA書き換えられる。SD 291のオ ーバーラップチェックはSDA294で、データキャッシュの オーバーラップチェックはキャッシュ内のタグでそれぞ れ行なわれる。なお、データキャッシュはライトスルー 方式であり、ライト動作でミスした(オーバーラップが ない)場合にはキャッシュの内容は変化しない。

【0085】内蔵データRAM へのストア動作ではストア 40 アドレスの上位20ビットがアドレスデコード機構のDMAD DR 298と比較され、一致する場合は下位12ビットのアド レスに従ってストアデータが内蔵データRAM に書き込ま れる。

【0086】バスインターフェイス部157 がストアバッ ファ(SBDATA)292 のデータを外部にライト中もオペラン ドアクセス部156 は引き続くリードアクセスまたはライ トアクセスを受け付ける。従って、ストアバッファ(SBD ATA)292 に未処理のデータが存在している場合にも、デ 後続の処理を続けることができる。

【0087】オペランドのリードあるいはライト、メモ リ間接アドレッシングのためのリードに際しては全て I /0領域に入るか否かのチェックが行なわれる。 I/0領域 に対するメモリ間接アクセスはアドレス変換例外とな る。また、 I/0領域からのオペランドプリフェッチはパ イプライン中の先行命令の実行が全て完了するまで抑止 される。また、条件分岐命令(Bcc, ACB, SCB) に引き続 く命令のオペランドプリフェッチのためのメモリアクセ スが内蔵データRAM 領域以外へのアクセスであったり、 あるいはキャッシュミスを起こした場合は、先行する条 件分岐命令の実行が完了するまで外部メモリ(主記憶装 置103)へのアクセスが抑止される。

【0088】ERR, INF 185はオペランドアクセスがEIT を発生した場合のエラーアドレス,IOINF 等を保持する ブロックである。本発明のデータ処理装置100 がバスス ヌープ動作中は、無効化すべきデータのアドレスがバス インターフェイス部157 からBAバス162 を経由してオペ 20 ランドアクセス部156 へ転送される。データキャッシュ はこのアドレスがヒットする16バイトブロックのデータ を全て無効化する。データバッファメモリ290 を内蔵デ ータRAM として動作させる場合はバススヌープ動作が行 なわれないので注意が必要である。

【0089】(3.8) 「ROM部」

ROM部152 には整数演算部155 の制御を行なう種々のマ イクロプログラムルーチンが格納されているマイクロRO M 320,マイクロシーケンサ321,マイクロ命令デコーダ32 2 が備えられている。 ROM部152 では、命令デコード部 151 から出力された R コード226 と副 R コード227 とに 従ってマイクロプログラムにより整数演算部155 の動作 を制御する。マイクロシーケンサ321 は命令実行に関す るマイクロプログラム実行のためのシーケンス処理の他 に、例外、割込、トラップ(EIT) の受付けと各EIT に対 広するマイクロプログラムのシーケンス処理も行なう。

【0090】ROM部152のブロック構成図を図24に示 す。なお、この図24には命令デコード部151 及び整数演 算部155 も共に示されている。Rコード226 の入力ラッ チはマイクロエントリ番地レジスタ(RADDR)323 とパラ メータレジスタ(RPARM)324 とで2エントリのキューと して構成されている。副Rコード227 はRコード226 の パラメータの一部として扱われる。EITデコーダ(EITDE C)325 はEIT の種類に応じて対応するマイクロプログラ ムルーチンのエントリ番地を出力するデコーダである。 レジスタ(PREEIT)326 は命令実行途中でEIT を受け付け た場合に、命令に依存した EIT前処理を行なうマイクロ プログラムルーチンのエントリ番地を保持するためのレ ジスタである。このPREEIT 326には、任意長ビットフィ ールド命令、ストリング操作命令等の命令実行途中でEI ータキャッシュがヒットしたり、あるいは内蔵データRA 50 T を受け付ける命令を実行する際に命令依存の番地がセ

ットされる。

【0091】スタック(USTACK)327 は2エントリのマイ クロプログラム用のスタックであり、マイクロプログラ ムのサブルーチンからの戻り先番地を保持する。戻り先 番地はインクリメンタ(UEINCR)328 からセットするサブ ルーチンコール命令の次番地である場合とマイクロプロ グラムでラッチ(URDR)329 から明示的にセットする番地 である場合とがある。ラッチ(UNAR)330 はマイクロROM 320 のXデコーダ入力となる10ビットを保持するラッチ であり、ラッチ (μ TEST)331はマイクロROM 320 のYデ 10 コーダ入力となる2ビットを保持するラッチである。

27

【0092】UEINCR 328はUNAR 330と µ TEST 331とを連 結した12ビットの値をインクリメントするインクリメン タである。URDR 329はマイクロ命令の出力ラッチであ る。マイクロプログラムの条件ジャンプをディレイスロ ットなしで行なうためマクロプログラムの条件ジャンプ 時はマイクロROM 320 から4ワードを一度に読み出し、 条件判定結果に従ってμTEST 331で指定される2ビット でその内の1つを選択するようになっている。

【0093】マイクロROM 320(IROM) は155 ビット×4 KワードのROM である。マイクロ命令デコーダ322 はUR DR 329から出力されるマイクロ命令とRPARM 324 から転 送されたパラメータEPARM 332 とをデコードして整数演 算部155 の制御信号を出力する。命令デコード部151 で 2命令が同時にデコードされた場合、先行命令のデコー ド結果はRコード226 として出力され、後続命令のデコ ード結果は副Rコード227 としてRPARM 324 中に含まれ てマイクロ命令デコーダ322 に入力される。副Rコード 227 は先行命令の最終マイクロ命令と共にマイクロ命令 デコーダ322 によりデコードされ、後述する副ALU 27及 30 び副バレルシフタ352 を使用して実行される。

【0094】マイクロ命令はマイクロROM 320 から1ク ロックに1度の割合で読み出され、1つのマイクロ命令 で1つのレジスタ間演算が行なわれる。従って、転送、 比較,加算,減算,論理演算等の基本命令は1クロック で終了する。基本命令のRPARMO:1に副Rコード227 が含 まれる場合には、1クロックにRコード226 に対する基 本命令と副Rコード227 とに対するレジスタ間演算命令 が実行され、命令実行速度が2命令/クロックとなる。 命令実行途中でEIT が受け付けられた場合はPREEIT 326 40 の値がUNAR 330へ転送され、マイクロプルグラムがPREE IT 326に保持されたマイクロ番地へジャンプしてEIT の 前処理が行なわれ、その後にEITDEC 325から出力される 各EIT の処理ルーチンにジャンプする。命令完了段階で EIT が受け付けられた場合は、PREEIT 326は使用され ず、直接EITDEC 325から出力される EIT処理ルーチンへ ジャンプする。

【0095】(3.9) 「整数演算部」

整数演算部155 は ROM部152 のマイクロROM 320 に格納

命令を実行するために必要な演算をレジスタファイル20 と演算器とを用いて実行する。整数演算部155 のブロッ ク構成図を図25に示す。

【0096】EJUMP 355 はパイプラインの命令実行ステ ージ404 でジャンプを実行する際にジャンプ先アドレス を格納するレジスタである。EIT を検出したりプリリタ ーン先アドレスを誤ったサブルーチンリターン命令を実 行した場合、マイクロプログラムにより本レジスタにジ ャンプ先アドレスを入力して実行ステージジャンプを行 う。実行ステージジャンプが行なわれた場合には、パイ プラインがフラッシュされるため再度パイプラインを充 填するために3~4クロックの無駄時間が発生する。

【0097】副演算回路351 には副ALU(SALU) 27と副バ レルシフタ352 とが備えられており、主演算回路350 に は主ALU(MALU)23,主バレルシフタ29,乗算器353,プライ オリティエンコーダ354,カウンタ等が備えられている。 副演算回路351 と主演算回路350 とは汎用レジスタ20G 及び作業用レジスタ20W とそれぞれ3本の32ビットバス で結合されており、2つのレジスタ間演算を同時に実行 することが可能である。S1バス10, S2バス11, D1バス14 が主演算回路350 用のバスであり、S3バス12, S4バス1 3, D3バス15が副演算回路351 用のバスである。命令デ コード部151 で同時にデコードされた2つの命令は副演 算回路351と主演算回路350とで同時に実行される。ま た、高機能命令を実行する場合には、マイクロプログラ ムにより副演算回路351 と主演算回路350 とを並列に動 作させ、8バイトデータを一度に処理したり、2つのオ ペレーションを並列に行なうこともできる。

【0098】AA部356 とDD部357 とは整数演算部155 が オペランドアクセス部156 との間で通信を行なうための レジスタであり、AA部356 がアドレスを、DD部357 がデ ータをそれぞれ扱う。AA部356 には2つのインクリメン ト/デクリメント機能付きアドレスレジスタと、ベース アドレスとビットオフセットとから操作対象のビットの バイトアドレスを計算するビットアドレス計算回路とが 備えられている。DD部357 にはリード用に2つ、ライト 用に1つの計3つの8バイトのデータレジスタが備えら れており、DDバス164 によりオペランドアクセス部156 との間で8バイト単位でデータをやりとりする。

【0099】SP部358 には命令実行ステージ用の作業用 スタックポインタ(ESP) と各リングに対応したスタック ポインタ(SPI, SPO, SP1, SP2, SP3) とが備えられてい る。命令実行ステージ404 のSP値はアドレス生成部(AG U)153 から命令に同期してパイプライン中を転送され てくる。 ESPにはAAバス160 への出力経路が備えられて おり、AA部356 を介さずにESP の値でメモリをアクセス することができる。制御レジスタ359 にはPSW、DMC等の 各種の制御レジスタと定数ROM とが備えられている。

【0100】汎用レジスタ200 にはスタックポインタで されたマイクロプログラムにより制御され、各整数演算 50 あるR15 以外の14本の汎用レジスタが備えられている。

汎用レジスタ206 は、主演算回路350 と副演算回路351 とに2つずつ計4つのデータを同時に出力し、2つの演算結果を同時に書き込むため、4つの出力ポートと2つの入力ポートとを有する。更に、汎用レジスタ206 は、オペランドのアドレス計算のためにデータをアドレス生成部153 へ転送するIXバス170 に接続するもう1つの出力ポートを有する。作業用レジスタ20W は全部で16本あり、汎用レジスタ20G と同じく主演算回路350 と副演算回路351 とに接続するため4つの出力ポートと2つの入力ポートとを有する。

【0101】図26に ROM部152 のマイクロプログラムで操作する整数演算部155 及びその周辺のブロック図を示す。整数演算部155 では命令の実行あるいはEIT 処理のために、S1, S2, D1, D3バス10, 11, 14, 15を通じて各周辺ブロックをアクセスする。PC転送部242 からは命令のPC値が転送されてくる。EIT により実行中命令のPC値あるいは次命令のPC値が必要な場合はPC転送部242 からそれらの値を読が出される。RTS, EXITD命令を実行する際にはPCスタック243 からプリリターンアドレスが読み出され、メモリからフェッチされた真のリターン先アドレスと比較され、プリリターンが正しいアドレスへ行なわれたか否かがチェックされる。PC転送部242 にはデバッグサポート用レジスタIBAO:1, TGIAも備えられている

【0102】0A転送部268 からはアドレス生成部153 で計算されたオペランドアドレスあるいは即値が読み出される。ASP 262 はオペランド生成部の作業用スタックポインタであり、命令の実行あるいは EIT処理により実行ステージ404 のスタックポインタが書き換えられた場合には図25のSP部358 のスタックポインタと同時に書き換えられる。

【0 1 0 3】図26のMAU 370 は命令フェッチ部150 とオ ペランドアクセス部156 との両方のアドレスデコード機 構を含む。MAU 370 にはメモリアクセス関連のレジスタ (IOADDR, IOMASK, NCADDR, DMADDR, OBAO:1)及びメモリ アクセス関連の EIT情報保持用のレジスタ(EITADDR, IO INF)が備えられており、マイクロプログラムによりこれ らのレジスタをアクセス可能である。SD 291からはプリ フェッチオペランドが出力される。32ビット以下のプリ フェッチオペランドはS1バス10またはS2バス11のいずれ 40 へも出力することが可能である。64ビットのプリフェッ チオペランドを出力する際はS1バス10とS2バス11とを連 結して使用する。SBAO:1 371とSBDO:1 372とはストアバ ッファ(SBDATA)292 のアドレスとデータとを保持するレ ジスタであり、ストアバッファ(SBDATA)292 でEIT が発 生した場合にその内容をマイクロプログラムで読み出 す。

【0104】(4)「本発明のデータ処理装置におけるハードウェアの動作」

本発明のデータ処理装置100 におけるハードウェアの動 50

作を以下に述べる。

(4.1) 「パイプライン処理」

(4.1.1) 「パイプラインの構成」

本発明のデータ処理装置100 における命令パイプラインの概念を図27の模式図に示す。命令のプリフェッチを行なう命令フェッチステージ(IFステージ)400,命令のデコードを行なうデコードステージ(Dステージ)401,オペランドのアドレス生成を行なうアドレス生成ステージ(Aステージ)402,マイクロROM 320 のアクセス(特にRステージと称す)とメモリオペランドのプリフェッチ(特に0Fステージと称す)とを行なうオペランドフェッチステージ(Fステージ)403,命令の実行を行なう実行ステージ(Eステージ)404,メモリオペランドのストアを行なうストアステージ(Sステージ)405の6段のステージでパイプライン処理が行なわれる。

【0105】IFステージ400には32バイトの命令プリフェッチキューが、Fステージ403には2エントリのオペランドプリフェッチキュー291が、Sステージ405には2エントリのストアバッファ(SBDATA)292がそれぞれ含まれる。各ステージは他のステージとは独立に動作し、理論上は6つのステージが完全に独立して動作する。Sステージ405以外の各ステージは1回の処理を最小1クロックで行なう。Sステージ405は1回のオペランドストア処理を、ストアバッファ(SBDATA)292に空きがある場合は1クロックで行ない、空きがない場合は最小2クロックで行なう。従って、本発明のデータ処理装置100の命令パイプラインは理想的には1クロックごとに次々に命令を処理する。

【0106】本発明のデータ処理装置100の命令にはメモリーメモリ間演算、あるいはメモリ間接アドレッシング等のような1回の基本パイプライン処理では処理が行なえない場合もあるが、本発明のデータ処理装置100の命令パイプラインではこれらの処理に対してもなるべく均衡したパイプライン処理が行なえるように構成されている。複数のメモリオペランドを有する命令に対しては、メモリオペランドの数を基にデコード段階で1つの命令を複数のパイプライン処理単位(ステップコード)に分解してパイプライン処理する。

【0107】各パイプラインステージの入出力ステップコードには図27に示したように便宜上名前が付けられている。また、各ステップコードはオペレーションコードに関する処理を行ない、マイクロROM 320 のエントリ番地及びEステージ404 に対するパラメータとなる系列と、Eステージ404 の処理対象のオペランドとなる系列との2系列がある。また、Dステージ401 からSステージ405 の間では処理中命令のプログラムカウンタ値が受け渡され、Aステージ402 からEステージ404 の間ではスタックポインタ値が(更には、スコアボードレジスタ値も)受け渡される。

【0108】IFステージ400 からDステージ401 に渡さ

【0112】内蔵命令キャッシュ200がヒットした場合は、整置された16バイト内の任意の8バイトの命令が1クロックでフェッチされる。命令キュー201の出力単位は2バイトごとに可変であり、1クロックの間に最大8バイトまで出力される。内蔵命令キャッシュ200の制

32

御,プリフェッチ先命令アドレスの管理及び命令キュー201 の制御もIFステージ400 で行なう。IFステージ400 で行なわれる処理を以下にまとめて示す。

【0113】・命令コードのプリフェッチ及びDステージ401への出力

- ・2本の命令キュー(A, B)201 の管理
- ・命令プリフェッチアドレスのインクリメント
- ・命令キャッシュ200 の管理

れる。

・命令のアドレスが非キャッシュ領域に入るか否かのチェック

・命令のアドレスが I/0領域に入るか否かのチェック 【0114】(4.1.3) 「命令デコードステージ」 命令デコードステージ401(Dステージ) では命令デコー ド部151 とPC生成部154 とが動作する。Dステージ401 ではIFステージ400 から入力された命令のオペレーショ ンコードの前段デコードとアドレッシングモードのデコ ードとを行なう。Dステージ401 での命令デコード処理 では、命令デコード部151 のメインデコーダ211,第1サ ブデコーダ212,第2サブデコーダ213,アドレッシングモ ードデコーダ214,拡張データ処理部215 が動作する。デ コードは1クロックに1度の割合で行なわれ、1回のデ コード処理で0~8バイトの命令コードが消費される (サブルーチンリターン命令の復帰先アドレスを含むス テップコードの出力処理等では命令コードは消費されな い)。2つのメモリオペランドを有する命令または多段 間接モードを使用する命令等のような1回のデコード処 理ではデコードできない命令はこのDステージ401 で複 数のステップコードに分解される。このため、命令全体 のデコードが完了しなくても各クロックのデコード処理 でDコード222とAコード220と命令のPC値とが出力さ

【0115】Dステージ401では命令デコード処理に伴って消費した命令長を基にPC生成部154で各命令のPC値を計算する。条件分岐命令、絶対アドレスまたはPC相対 7ドレスへのジャンプ命令(サブルーチンジャンプ命令を含む)及びサブルーチンリターン命令に対してはPC生成部154で先行ジャンプ処理(Dステージジャンプ)を行なう。無条件ジャンプ命令をデコードして先行ジャンプを行なった場合は、IFステージ400に対して、二つの命令キュー200A、200Bの内の現在使用中の命令キューの内容をキャンセルしてジャンプ先から命令をフェッチしてキューに入力し、そのコードを命令デコード部151へ出力することを指示する。条件分岐命令をデコードした場合は、分岐予測には関係なくIFステージ400に対して 二つの命令キュー200A、200Bの内の現在使用中のキュー

れる情報は命令コードそのものである。Dステージ401 からAステージ402 に渡される情報は命令で指定された 演算に関する情報(Dコード222 と称す)と、オペラン ドのアドレス生成に関する情報(Aコード220と称す) と、処理中の命令のプログラムカウンタ値(PC値)との 3つである。Aステージ402 からFステージ403 に渡さ れる情報はマイクロプログラムルーチンのエントリ番地 及びマイクロプログラムへのパラメータを含む R コード 226、オペランドのアドレスとアクセス方法指示情報と を含む F コード225 、それに処理中の命令のプログラム カウンタ値及びスタックポインタ値の4つである。Fス テージ403 からEステージ404 に渡される情報は演算制 御情報とリテラルとを含む E コード224 と、オペランド 及びオペランドアドレスを含むSコード228 と、それに 処理中の命令のプログラムカウンタ値(PC値)及びスタ ックポインタ値の4つである。Sコード228 はアドレス とデータとで構成される。Eステージ404 からSステー ジ405 に渡される情報は、ストアすべき演算結果である Wコード229 及びその演算結果を出力した命令のプログ ラムカウンタ値 (PC値) の2つである。Wコード229 は 20 アドレスとデータとストア関連情報とで構成される。

【0109】Eステージ404が本来の命令実行ステージである。他のIF, D, A, Fステージは命令実行のための前処理を行なうステージであり、命令コードあるいはオペランドの読み出しは行なうがメモリあるいはレジスタの内容の変更は一切行なわない。このため、これらのIF, D, A, Fステージでの処理はEステージ404の処理結果に依存してキャンセルされる場合がある。

【0110】(4.1.2) 「命令フェッチステージ」 命令フェッチステージ400(IFステージ) では命令フェッ 30 チ部150 が動作する。IFステージ400 では、内蔵命令キャッシュ200 または外部のメモリ(主記憶装置103)から命令をフェッチして命令キュー201 に取込み、Dステージ401 に対して2~8バイト単位で命令コードを出力する。命令キュー201 への入力は、命令キャッシュ200 がヒットした場合は整置された16バイト内の8バイト単位で、ミスした場合は整置された4バイト単位でそれぞれ行なわれる。命令キュー201 は条件分岐命令に引き続く命令と分岐先命令との両方をフェッチするため、図18に示されているように、AとB(201A と201B) との2つが 40 備えられている。

【0111】単一転送により外部のメモリから命令をフェッチする場合には整置された4バイトにつき最小2クロックを要する。バーストモードによるブロック転送では16バイトにつき最小5クロックを要する。命令を外部からフェッチする際には、フェッチ先命令のアドレスがNCADDRレジスタ300で指定された非キャッシュ領域であるか否か、IOADDR、IOMASKで指定された I/0領域であるか否かのチェックも行なわれる。なお、 I/0領域からの命令フェッチは禁止されおり、EIT となる。

34

33

はそのままにしておき、もう一方の命令キューに分岐先から命令をフェッチして入力することを要求する。分岐すると予測する条件分岐命令では更に新規のキューから命令コードを命令デコード部151 へ出力することを指示する。

【0116】1回のデコード処理でAステージ402 に対してアドレス計算情報であるAコード220,オペレーションコードの中間デコード結果であるDコード222 及び命令のPC値を出力する。Dステージ401 の処理を以下にまとめて示す。

【0117】・命令のオペレーションコードの前段デコード

- ・アドレッシングモードのデコード
- ・命令のステップコードへの分解
- ・PC値の計算
- ・条件分岐命令の分岐先アドレス計算
- ・条件分岐命令の分岐予測及び先行分岐処理
- ・絶対またはPC相対アドレスへの先行ジャンプ処理
- ・サブルーチンリターン命令の先行リターン処理

【0118】(4.1.4) 「アドレス生成ステージ」アドレス生成ステージ402(Aステージ)では命令デコード部151とアドレス生成部153とが動作する。Aステージ402では、Dステージ401から転送されたDコード22をデコードしてRコード226を出力し、またAコード220に従ってオペランドアドレスの生成を行なってFコード225を出力する。Dステージ401から転送されてきたPC値はそのままFステージ403へ転送される。また、命令実行ステージ404とは独立に、処理中の命令のスタックポインタ値を計算してFステージ403へ転送する。

【0119】Aステージ402 での命令デコード処理では、命令デコード部151 のAステージデコーダ216 とサブコード転送部217 とが動作する。Dステージ401 から出力されたオペレーションコードの中間デコード結果は更に詳細にデコードされてマイクロROM 320 のエントリアドレスとマイクロプログラムへのパラメータとがRコード226 として出力される。

【0120】アドレス生成部153 は A コード220 に従ってオペランドアドレスを生成する。レジスタ間接モード及びレジスタ相対モードに対してはIXバス170 を通じて汎用レジスタ206 の値を参照する。ディスプレースメン 40 【0124】 ード値、即値、絶対アドレス値は A コード220 の一部として命令デコード部151 からDISPバス165 を通じて転送されてくる。メモリ間接モードに対しては、生成した間接アドレスに対応して発生するステップコードが F ステージ403, E ステージ404 を介してメモリから目的とするアドレス値をフェッチするまで処理待ち状態となる。PC相対モードでは D ステージ401 から転送された処理中命令のPC値(APC)が用いられる。スタックポップモード及びプッシュモードに対しては、専用の作業用スタックポインタでSP値が計算される。計算されたSP値は F コード22 50 書き込み予約

5 と共にFステージ403 へ出力される。

【0121】レジスタ間接ジャンプまたはメモリ間接ジャンプ等の絶対ジャンプとPC相対ジャンプ以外のジャンプ命令とに対しては、アドレス生成部153 で飛び先アドレスが計算されて先行ジャンプ処理(Aステージジャンプ)が行なわれる。サブルーチンジャンプ命令の戻り先アドレスの計算はDISPバス165 から転送されてきた命令長と APC値とを加算することにより行なわれる。条件分岐命令に対しては、分岐予測が誤った場合にPC生成部154 を初期化するために分岐予測側アドレスと反対側の命令アドレスを計算する。

【0122】アドレス生成部153 にはアドレス計算に使用するレジスタあるいはメモリがコンフリクトしてデータハザードが発生した場合にそれを検出してパイプラインをインターロックするためのスコアボードレジスタ48 0 が備えられている。Aステージ402 ではスコアボードレジスタ480 へのデスティネーションオペランドの登録(書き込み予約)及びアドレス生成のためにレジスタあるいはメモリからデータを読み出す際のデータハザードのチェックも行なわれる。スコアボードレジスタ480 には16個の汎用レジスタに対応してそれぞれ1個のフラグが用意されている。本発明のデータ処理装置100 では多段間接モードを使用しているため、Dステージ401 で複数のステップコードに分解された命令はAステージ402でオペランドのアドレスが計算されて1つのステップコードに縮退する。

【0123】レジスタリストを用いて転送オペランドとなるレジスタ番号を示す命令(LDM,STM,ENTER,EXITD) はAステージ402 で複数のステップコードに分解される。これらの命令はAステージ402 で1つまたは2つのレジスタのデータを転送するステップコードに分解されてF,E,Sステージでパイプライン処理される。分解された各ステップコードで転送すべきオペランドのレジスタ番号はAステージデコーダ216 でレジスタリストをエンコードすることにより得られる。また、各ステップコードでアクセスするメモリのアドレスはAステージデコーダ216 から出力される制御信号(AAコード)に従ってアドレス生成部153 が生成する。Aステージ402 の処理を以下にまとめて示す。

- 0 【0124】・命令のオペレーションコードの後段デコード
 - オペランドアドレスの生成
 - スタックポインタ値の計算
 - ・条件分岐命令の分岐予測と反対側の命令アドレスの計 質
 - ・サブルーチンジャンプ命令の戻り先アドレスの計算
 - ・レジスタ間接、レジスタ相対等のアドレッシングモードのジャンプ命令に対する先行ジャンプ処理
 - ・スコアボードレジスタ480 へのデスティネーションの 書き込み予約

アドレス生成のためのデータハザードチェックとパイ プランインターロック

・レジスタリストを有する命令のステップコードへの分

【0125】(4.1.5) 「オペランドフェッチステージ」 オペランドフェッチステージ403(Fステージ) ではROM 部152 とオペランドアクセス部156 とが動作する。Rコ ード226 に対する ROM部152 のマイクロROM 320 アクセ ス動作とオペランドアクセス部156 の動作とは独立した 制御の下で行なわれる。これらの2つの動作を別々に扱 う場合、 ROM部152 でのマイクロROM 320 へのアクセス 処理を特にRステージの処理と称し、オペランドアクセ ス部156の処理を特にOFステージの処理と称す。R ステージはRコード226 を入力とし、Eコード224 を出 力する。OFステージは F コード225 を入力とし、 S コー ド228 を出力する。Fコード225 はキューイングされ ないが、Rコード226 は2つまでキューイングされる。 Eコード224 はキューイングされないが、Sコード228 は2つまでキューイングされる。

【0126】Rステージの処理であるマイクロROM 320 に対するアクセス処理はRコード226 に対して次のEス テージ404 での実行に際して使用される実行制御コード であるEコード224 を生成するためのマイクロROM 320 アクセスとマイクロ命令デコード処理とである。1つの Rコード226 に対する処理が2つ以上のマイクロプログ ラムステップに分解される場合、 ROM部152 が E ステー ジ404 で使用され、次のRコード226 がマイクロROM 32 0 に対するアクセス待ちになる場合がある。Rコード22 6 に対するマイクロROM 320 アクセスが行なわれるのは Eステージ404 でのマイクロROM320 アクセスが行なわ れない場合である。本発明のデータ処理装置100では、 多くの整数演算命令が1マイクロプログラムステップで 完了するため、実際にはRコード226 によるマイクロRO M 320 に対するアクセスが次々と行なわれることが多

【0127】オペランドフェッチステージ403 では、F コード225 のデータアドレスで内蔵データキャッシュ. 内蔵データRAM または外部のメモリをアクセスしてオペ ランドをフェッチし、そのオペランドとFコード225 の データアドレスとを組み合わせて、Sコード228 を生成 40 コード228 を入力として整数演算部155 が動作する。こ して出力する。

【0128】1つのFコード225では8バイト境界をク ロスしてもよいが、8バイト以下のオペランドフェッチ を指定する。F コード225 にはオペランドのアクセスを 行なうか否かの指定も含まれており、Aステージ402 で 計算されたオペランドアドレス自体あるいは即値がEス テージ404 へ転送される場合にはオペランドのフェッチ は行なわれず、Fコード225 の内容がSコード228 とし て転送される。 Sコード228 は2つまでキューイングさ れるため、オペランドは2つまでプリフェッチできる。

単一転送により外部のメモリからオペランドをフェッチ する際には整置された4バイトにつき最小2クロックを 要する。バーストモードによるブロック転送では整置さ れた16バイトにつき最小5クロックを要する。

【0129】オペランドを外部のメモリからフェッチす る際にはフェッチ先のアドレスがNCADDRレジスタ300 で 指定された非キャッシュ領域であるか、IOADDR、IOMASK で指定された I/0領域内であるかのチェックも行なわれ る。 I/0領域からはオペランドのプリフェッチは行なわ ない。この場合、先行命令の実行が全て完了し、 1/0領 域をアクセスする命令が実行されることが確実になった 後にオペランドのフェッチが行なわれる。また、条件分 岐命令(Bcc, ACB, SCB) または条件トラップ命令(TRAP) に引き続く命令でデータキャッシュがミスした場合、ま たは内蔵データRAM 領域以外からのデータフェッチが行 なわれる場合には、先行する条件分岐命令,条件トラッ プが実行されるまでオペランドのフェッチは行なわれな い。これは、論理的には実行され得ない命令のオペラン ドプリフェッチが外部に対して行なわれることを抑止す 20 るためである。

【0130】内蔵データキャッシュがヒットした場合は 整置された8バイトにつき1クロックでオペランドがフ エッチされる。内蔵データキャッシュ及び内蔵データRA M の制御, プリフェッチ先オペランドアドレスの管理及 びSコードキューの制御もOFステージで行なわれる。以 下に F ステージ403 の処理をまとめて示す。

【0131】・マイクロROM 320 のアクセス

- ・オペランドのプリフェッチ
- ・オペランドプリフェッチキュー291 の管理
- ・データバッファ (キャッシュまたはRAM)の管理
- オペランドのアドレスが非キャッシュ領域に入るか否 かのチェック
- ・オペランドのアドレスが 1/0領域に入るか否かのチェ ック
- I/0領域からのプリフェッチ抑止
- ・先行する条件分岐命令、条件トラップ命令の実行完了 までの後続命令の外部メモリアクセス抑止

【0132】(4.1.6) 「実行ステージ」

実行ステージ404(Eステージ)ではEコード224及びS の E ステージ404 が命令を実行するステージであり、 F ステージ403 以前のステージで行なわれた処理は全てE ステージ404 のための前処理である。Eステージ404 で ジャンプが実行されたり、 EIT処理が起動されたりした 場合は、IFステージ400 ~ F ステージ403 までの処理は 全て無効化される。Eステージ404 はマイクロプログラ ムにより制御され、Rコード226で示されたマイクロプ ログラムルーチンのエントリ番地からの一連のマイクロ 命令を実行することにより命令を実行する。

【0133】マイクロROM 320 の読み出しとマイクロ命

令の実行とはパイプライン化されて行なわれる。マイク ロプログラムの条件分岐はマイクロROM 320 のYデコー ダ(マイクロROM 320 から同時に読み出した4つのマイ クロ命令から目的のマイクロ命令をセレクトするための デコーダ) で行なわれるため、マイクロプログラムの条 件分岐が発生した場合にも1クロックの空きもなく次の マイクロ命令が実行される。Eステージ404 では、Aス テージ402 で行なったスコアボードレジスタ480 への書 き込み予約の解除, Dステージ401 での分岐予測が間違 っていた場合の分岐予測テーブル450の書き換え、プリ 10 リターンアドレスが正しいか否かのチェックも行なう。

【0134】各種の割り込みは命令の切れ目でEステー ジ404 で直接受け付けられ、マイクロプログラムにより 必要な処理が実行される。その他の各種EITの処理もE ステージ404 でマイクロプログラムにより行なわれる。 演算の結果をメモリにストアする必要がある場合、Eス テージ404 はSステージ405 へWコード229 とストア処 理を行なう命令のプログラムカウンタ値とを出力する。 メモリへのオペランドストアは全てプログラムで論理的 に指定された順序で行なわれる。

【0135】メモリへのストア処理を行なう場合、デー タキャッシュの書き換えの必要性を判断するため、Eス テージ404 でデータキャッシュのタグをチェックする。 このため、オペランドストア動作では実際のストア処理 の前にEステージ404 が1クロックサイクルの間データ キャッシュを占有する。単純な命令を実行する場合はF ステージ403 でオペランドをリードし、Eステージ404 で演算を実行し、 S ステージ405 でオペランドをストア するが、ストリング操作命令あるいはビットマップ操作 命令を実行する場合はEステージ404 でバーストモード によるブロック転送を効率的に使用してメモリアクセス を行なう。従って、これらの命令では1ブロック=16バ イトのデータをひとかたまりとして処理が行なわれる。 以下にEステージ404 での処理をまとめて示す。

【0136】・オペレーションコードで指定された命令 オペレーションのマイクロプログラムによる実行

- ・汎用レジスタ値、制御レジスタ値の更新
- PSW中のフラグの更新
- リング毎に指定されたスタックポインタの更新
- EIT処理の受付と実行、Eステージジャンプ
- ・スコアボードレジスタ480 の書き込み予約解除
- ・分岐予測テーブル450の更新
- ・プリリターンアドレスのチェック
- 誤った先行ジャンプを訂正するためのEステージジャ ンプ
- ・制御レジスタの更新、インターロック命令の実行によ るEステージジャンプ

【0137】(4.1.7) 「ストアステージ」 ストアステージ405(Sステージ)ではオペランドアクセ ス部156 が動作する。データバッファメモリ290 を内蔵 50 行命令をデコードし、第1サブデコーダ212 または第2

データRAM として使用する場合、Sステージ405 はWコ ード229 のアドレスに従って、そのアドレスの上位20ビ ットとDMADDRレジスタ298 の内容とが一致すればWコー ド229 のデータを内蔵データRAM にストアし、一致しな ければWコード229 のデータとプログラムカウンタ値と をストアバッファ(SBDATA)292 に入力して外部のメモリ にWコード229 のデータをストアする。データバッファ メモリ290 をキャッシュとして使用する場合、Sステー ジ405はWコード229 のアドレスに従って、Wコード229 のデータを内蔵データキャッシュにストアすると同時 にWコード229 をストアバッファ(SBDATA)292 に入力 し、外部のメモリにWコード229 のデータをストアす

【0138】ストアバッファ(SBDATA)292 は2エントリ あり、8バイトのデータ2つまでのストア要求をキュー イングできる。単一転送では、ストアバッファ(SBDATA) 292から外部のメモリへのオペランドのストアが整置さ れた4バイトに付き最小2クロックに1回行なわれる。 バーストモードのブロック転送では、ストアバッファ(S BDATA)292 から外部のメモリへのオペランドのストアが 整置された16バイトにつき最小5クロックで行なわれ

【0139】 Sステージ405 の動作はオペランドアクセ ス部156 で行なわれ、内蔵データキャッシュがミスした 場合も入れ替え処理は行なわれない。オペランドのスト ア処理でEIT が検出された場合は、ストアバッファ(SBD ATA) 292 にWコード229 を保持したままでEステージ40 4 にEIT が通知される。ストアバッファ(SBDATA)292 で EIT が発生した場合、ヒットしたデータキャッシュのエ ントリは既に書き変わっていて次の命令で使用される可 能性があるため、注意が必要である。また、そのヒット したデータキャッシュのエントリはストアバッファ(SBD ATA)292 の EITによりハードウェアで自動的に無効化さ れることはないため、この点も注意が必要である。以下 に S ステージ405 で行なわれる処理を示す。

【0140】・データバッファメモリ290と主記憶装置 103 へのストア

・ストアバッファ(SBDATA)292 の管理

【0141】(4.2) 「スーパースケーラ処理」

40 (4.2.1) 「スーパースケーラ処理の概要」

本発明のデータ処理装置100 は高頻度で実行する短縮形 フォーマットの命令を先行する命令と並列してデコード し、並列して実行する2命令のスーパースケーラ処理を 行なう。パイプライン処理とスーパースケーラ処理とが 共に最高効率で動作する場合、本発明のデータ処理装置 100 は 1 クロックに 2 命令を処理し、 40MHz動作時に最 大80MIPSの処理能力がある。

【0142】2命令を並列してデコードする場合、図20 に示した命令デコード部151 のメインデコーダ211 が先

4∩

サブデコーダ213 が後続命令をデコードする。また、2 命令を並列して実行する際には、図25に示した整数演算 部155 では主演算回路350 が先行命令を実行し、副演算 回路351 が後続命令を実行する。また、2 命令を並列して実行する際には、副演算回路351 はハードワイヤード 制御により後続命令を実行する。先行命令が2マイクロ 命令以上のマイクロプログラムで実行される場合は、後

続命令は最終マイクロ命令が実行される際に並列して実

行される。

【0143】図28の模式図にパイプライン中で2命令のスーパースケーラ処理を行なう場合のタイミングの一例を示す。この例では、命令フェッチ(IF),命令デコード(D),アドレス生成(A),オペランドフェッチ(F),命令実行(E),オペランドストア(S)の各パイプラインステージで「MOV R3,R1」と「SHL #2,R3」,「ADD R3,R2」と「ADD R5,R0」,「MOV @SP+,R4」と「ADD R3,R0」の3組の命令が並列処理されている。これらの命令の組合せでは、後続命令がレジスタオペランドのみの命令であって先行命令とオペランドとの競合がないため、2命令の並列デコード、並列実行が行なわれる。

【0144】本発明のデータ処理装置100の命令フェッチ部150には16バイトの命令プリフェッチキューがあり、命令キャッシュ200と命令キュー201とは8バイトのバスで結合されているため、命令を一度に8バイトフェッチする。図28の例では、先行する4命令を同時にフェッチし、次に後続の3命令を同時にフェッチした状況が示されている。なお、図28において"ー"は各命令がパイプライン中でストールして処理待ち状態であることを示している。また、ハッチングはデータメモリ(データキャッシュ)に対するアクセス処理を示す。

【0145】(4.2.2) 「並列デコード処理」

本発明のデータ処理装置100 の命令デコード部151 は 2 命令を並列してデコードするための構成として、メインデコーダ211 と 2 つのサブデコーダとを備えている。 2 命令をデコードする場合、メインデコーダ211 は16ビットまたは32ビットの先行命令をデコードし(先行命令が複数のステップコードに分解される場合の最後のデコード処理も含む)、第 1 サブデコーダ212 はメインデコーダ211 がデコードする先行命令が16ビットであると仮定して「先行命令の番地+2番地」の命令をデコードする。また、第 2 サブデコーダ213 は先行命令が32ビットであると仮定して「先行命令の番地+4 「の命令をデコードする。

【0146】2つのサブデコーダのデコード結果に関しては、メインデコーダ211のデコード結果により先行命令の命令長が判明した時点で有効無効の判断がされる。図29に並列デコードが可能な命令コードの組合せ条件を示す。フェッチされた命令コードは命令キュー201によりシフトして命令デコーダに供給されるため、図29中の先頭番地は任意の偶数番地でよい。但し、命令フェッチ50

の効率の面からは、ジャンプ先命令は8バイト境界であることが望ましい。

【0147】(4.2.3)「並列実行処理」

命令デコード部151 で並列してデコードされた2つの命令は整数演算部155 で並列実行される。先行命令が整数演算命令である場合、後続命令は先行命令の最終マイクロステップを実行する際に並列して実行される。整数演算部155 は2命令を並列して実行するために、主演算回路350 と副演算回路351 とがそれぞれ3本のバスでレジスタファイル20に結合されている。図30に ROM部152 と整数演算部155 との並列実行機構に関する部分のブロック図を示す。

【0148】主演算回路350 は汎用レジスタ206 及び作業用レジスタ20W で構成されるレジスタファイル20, AA 部356 及びDD部357 とS1バス10, S2バス11, D1バス14で結合されており、レジスタオペランド,即値,メモリオペランド間で先行命令の演算を行なう。主演算器の内の乗算器353 のみはD3バス15にも結合されている。副演算回路351 は汎用レジスタ206 及びSP部358 にS3バス12, S4バス13, D3バス15で結合されており、主演算回路350と並列してレジスタオペランド間で後続命令の演算を行なう。

【0149】先行命令を実行するためのマイクロ命令が デコードされる場合、後続命令のサブRコード227 がサ ブコードデコーダ420 でデコードされる。副演算回路35 1 はサブコードデコーダ420 のデコード結果に従って、 先行命令の演算に際して使用するバスとは独立のバスで レジスタオペランドをアクセスして演算を行なう。従っ て、後続命令の演算結果が先行命令の実行に影響を与え 30 たり、先行命令の演算結果が後続命令の実行に影響を与えない限り、2つの演算は完全に並列実行可能である。 なお、先行命令と後続命令とのオペランド間の干渉は命 令デコード部151 がチェック済みであり、命令デコード 部151 で並列デコードされた2の命令は常にに並列実行 可能である。

【0150】(4.2.4) 「並列処理が可能な命令の組み合

スーパースケーラ処理を行なう場合、命令デコード部15 1 ではメインデコーダ211 が32ビット以下の先行命令をデコードし、第 1 サブデコーダ212 または第 2 サブデコーダ213 が16ビットの後続命令をデコードする。オペランドアドレス生成部153 は先行命令のメモリオペランドのアドレスを生成し、後続命令のオペランドアレスは生成しない。また、オペランドアクセス部156 は先行命令のオペランドをフェッチし、後続命令のオペランドはフェッチしない。整数演算部155では、主演算回路350がマイクロプログラム制御で先行命令を実行し、副演算回路351 がハードワイヤード制御で後続命令を実行する。

【0151】スーパースケーラ処理は上述のハードウェ

41

ア動作の範囲内で行なわれるため、2命令の組合せ全てにおいて可能ではない。スーパースケーラ処理が可能な命令の一覧を以下に示す。先行命令はほとんど全ての命令を含むが、後続命令はメモリオペランドを含まない短縮形フォーマットの命令に限られる。また、先行命令と後続命令との順序が逆の場合には本発明のデータ処理装置100 は並列処理を行なわないので注意が必要である。コンパイラは下記の条件を満たす2命令が連続するオブジクトコードを出力し、スーパースケーラ処理の実行頻度を向上させることが望ましい。

【0152】1)先行命令

以下の命令で多段間接モード,32ビットのアドレッシン グ拡張部を含まない命令

転送命令 : LDM, STMを除く全命

令

 比較命令
 : CHKを除く全命令

 算術演算命令
 : MULX, DIVXを除く全

命令

論理演算命令 : MTSTを除く命令

シフト命令 : 全命令 ビット操作命令 : 全命令 固定長ビットフィールド操作命令: 全命令 任意長ビットフィールド操作命令: なし

10進命令 : UNPKを除く全命令

キュー命令 : OINS, ODEL

制御空間・物理空間操作命令 : LDC, LDPSBを除く全

命令

OS関連命令 : STCTX

【0153】2)後続命令

以下の命令でアドレッシングモードがRnでかつ先行命令 30 とオペランドとが干渉しない命令

転送命令 : MOV:L, MOV:S, MOV:

Q, MOV:Z

比較命令 : CMP:L, CMP:Q, CMP:

L

算術演算命令 : ADD:L, ADD:Q, SUB:

L, SUB:Q, NEG

シフト命令 論理演算命令 : SHA:Q, SHL:Q : AND:R, OR:R, XOR:

R, NOT

【0154】(4.3) 「複数オペランドの並列処理」

(4.3.1) 「並列化整数演算部」

本発明のデータ処理装置100 の整数演算部155 には演算器,レジスタポート,バスがそれぞれ2組ずつ備えられており、2並列のスーパースケーラ処理を行なう他、LDM,STM,ENTER,EXITD命令あるいはコンテキストスイッチ命令のように、レジスタファイル20とメモリとの間で複数のオペランドを転送する命令を実行する場合に整数演算部155で2つの32ビットデータを並列して処理する。整数演算部155ではまた、ストリング命令あるいは50

任意長ビットフィールド命令を実行する場合、16バイト単位でメモリをアクセスし、内部処理は8バイト単位で行なう。たとえば、バイトストリングの処理では16バイト単位でメモリをアクセスし、演算器ではキャラクタを8個単位で並列して処理する。

【0155】LDM, STM, ENTER, EXITD命令ではレジスタリストを命令デコード部151でエンコードし、これらの命令を1つまたは2つの4バイトオペランドを処理する内部コード(ステップコード)複数個に分解する。Fス10テージ403以降のパイプラインステージはこのステップコードを処理する。コンテキストスイッチ命令,ストリング命令あるいは任意長ビットフィールド命令では1つのマイクロ命令で主演算回路350と副演算回路351とを並列して制御して複数オペランドの並列処理を実現する。

【0156】複数オペランドを並列して処理する場合、本発明のデータ処理装置100の整数演算部155では主演算回路350と副演算回路351とをVLIW(Very-Long-Instruction-Word)技法を用いたマイクロプログラムで制御する。VLIW技法を用いた本発明のデータ処理装置100の各マイクロ命令語は1語が155ビットあり、その内の115ビットが主演算回路350を制御するためのフィールドであり、残りの40ビットが副演算回路351を制御するためのフィールドである。

【0157】図31のブロック図にVLIW技法を用いたマイクロ命令により制御される整数演算部155の構成例を示す。マイクロROM 320 から出力されたマイクロ命令が主演算回路用マイクロ命令デコーダ430 と副演算回路用マイクロ命令デコーダ431 とでそれぞれデコードされる。この際、図31に示されているマルチプレクサ432 は ROM 部152 から出力されるマイクロ命令の副演算回路351 用の制御フィールドを選択し、サブRコード227 は選択しない。副演算回路351 はVLIW技法を用いたマイクロ命令を実行する場合、サブRコード227 に従ってスーパースケーラ処理を行なうのではなく、マイクロ命令の副演算回路351 制御フィールドで指定された演算を行なう。

【0158】主演算回路350 はレジスタファイル20から S1バス10とS2バス11とを通じてオペランドをフェッチ し、主ALU 23あるいは主バレルシフタ29等の演算器で演 算を行ない、D1バス14を通じて演算結果をレジスタファイル20に書き戻す。また、主演算回路350 はメモリオペランドを扱う場合はS1バス10またはD1バス14を用いてDD 部357 との間でオペランドをやり取りする。副演算回路 351 はレジスタファイル20からS3バス12とS4バス13とを通じてオペランドをフェッチし、副ALU27 あるいは副バレルシフタ352 で演算を行ない、D3バス15を通じて演算 結果をレジスタファイル20に書き戻す。また、副演算回路351 はメモリオペランドを扱う場合はS2バス11または D3バス15を用いてDD部357 との間でオペランドをやり取50 りする。

42

【0159】(4.3.2) 「複数オペランドの転送命令」 LDM, STM, ENTER, EXITD命令を処理する場合、本発明の データ処理装置100 ではこれらの命令をAステージ402 で複数のステップコードに分解する。F、Eステージで は各ステップコードが1つまたは2つのオペランドを転 送する命令として処理される。2つの32ビットオペラン ドをメモリからレジスタファイル20にロードする場合、 Fステージ403 では1つの64ビットデータをメモリから フェッチし、Eステージ404 ではDD部357 で2つの32ビ ットオペランドに分解してそれらを2つの32ビットバス で2つの汎用レジスタ20Gへ転送する。また、2つの32 ビットオペランドをレジスタファイル20からメモリにス トアする場合は、Eステージ404 で2つの汎用レジスタ から2つの32ビットオペランドをフェッチしてDD部357 で連結して1つの64ビットデータとする。 S ステージ40 5 ではこの1つの64ビットデータをメモリにストアす る。

43

【0160】2つの32ビットオペランドを並列してメモリからレジスタにロードする場合の整数演算部155の動作手順を以下に示す。

- 1)1つの64ビットデータをメモリからフェッチし、DD部 357 に入力する。
- 2)DD部357 で1つの64ビットデータを2つの32ビットオペランドに分解する。

3)二つの32ビットオペランドの内の1つをS1バス10,主 ALU23,D1バス14を経由してDD部357 からレジスタファイル20へ転送し、残りの1つをS2バス11,副ALU27,D3バス15を経由してDD部357 からレジスタファイル20へ転送する。

【0161】また、2つの32ビットオペランドを並列してレジスタからメモリにストアする場合の整数演算部155の動作手順を以下に示す。

1) 2つの32ビットオペランドの内の1つをS1バス10,主 ALU 23, D1バス14を経由してレジスタファイル20からDD 部357 へ転送し、残りの1つをS2バス11,副ALU 27, D3 バス15を経由してレジスタファイル20からDD部357 へ転送する。

- 2)DD部357 で2つの32ビットオペランドを1つの64ビットデータに連結する。
- 3)1つの64ビットデータをDD部357 からメモリにストア 40 する。

【0162】図32の模式図にレジスタリストを有する命令の例として、LDM命令のビットパターンを示す。LDM命令は汎用アドレッシングモードで指定されたメモリ領域から複数の32ビットオペランドをレジスタリストで指定された汎用レジスタにロードする命令である。16ビットのレジスタリストの各ビットはレジスタ0(RO)からレジスタ15(R15)の各汎用レジスタ20Gに対応しており、レジスタリスト中のビット"1"の位置に対応する汎用レジスタに32ビットのオペランドがロードされる。本発50

明のデータ処理装置100 ではこの LDM命令で連続した2 つの番号の汎用レジスタに同一の8バイト境界にある2 つの32ビットオペランドをロードする場合、2 つのオペランドを同時へ転送する。連続しない番号の汎用レジスタにオペランドをロードする場合はオペランドを1つずつロードする。

【0163】たとえば「LDM @SP+, (R4-R11)」命令を実行する場合、SP=H■(A+4)でAがダブルワード境界のアドレスであれば、転送対象のオペランドは図33のハッチング部分となる。この命令では4バイトのオペランド8個をR4~R11の8個の汎用レジスタにロードする命令であり、一度に1オペランドずつロードする従来の方法では図33(a)に(1)~(8)までアクセス回数を示すように8回のメモリアクセスが必要である。しかし、本発明のデータ処理装置100では、最初に4バイトのオペランド1つをR4へ転送し、次の6オペランドは一度に2オペランドづつ3回でR5~R10へ転送し、最後に1オペランドをR11へ転送するため、図33(b)に(1)~(5)までアクセス回数を示すように5回のメモリアクセスで8個のオペランドをロードする。

【0164】レジスタリストから2つ連続した"1"の位置をエンコードするための構成として、本発明のデータ処理装置100の命令デコード部151では図34に示すPLA回路440を備えている。このPLA回路440には命令で指定さされたレジスタリスト441からマスク回路442により検索不要ビットをマスクした16ビットのビット列とオペランドアドレスの下位3ビットとが入力され、2オペランドの並列転送が可能であるか否かの判定が行なわれる。2オペランドを同時に並列転送可能な条件を図35にまとめる。

【0165】ここで、連続する番号のレジスタとワード境界以外のアドレスとの間で転送を行なう場合、レジスタ間のデータ転送では2つのデータを同時に取り扱うことが可能であるが、キャッシュミスが発生した場合にメモリアクセスが8バイトにつき3回になって効率が悪いことに注意すべきである。図35の条件はSTM、ENTER、EXITD命令でも同じである。本発明のデータ処理装置100の2オペランド同時転送機能を効率よく動作させるためには図35に示す2オペランド同時転送条件を考慮してLDM、STM、ENTER、EXITD命令を使用すべきである。

【0166】(4.3.3)「コンテキストスイッチ命令」 図36の模式図に本発明のデータ処理装置100のコンテキストスイッチの際に使用されるレジスタ群であるコンテキストブロックを示す。LDCTX命令を実行する際には本発明のデータ処理装置100はこの図36に示されているような隣り合う2つのレジスタを組にして8バイト単位でデータをロードする。この際、メモリアクセスはキャッシュ領域、非キャッシュ領域にかかわらずつねに16バイト境界単位のブロック転送により行なわれる。

【 O 1 6 7】 STCTX命令を実行する場合は CTXBBレジス

タ443 が16バイト境界のアドレスを示すかそれ以外のアドレスを示すかにより動作が異なる。コンテキストブロックが16バイト境界に配置された場合、コンテキストブロック内のデータが4ワードずつブロック転送でストアされる。具体的には図36に示されているレジスタCSW,SPO,SPO,SP1,SP2の内容がまずブロック転送され、次にレジスタSP3,ROの内容が単一転送され、更にレジスタR1,R2,R3及びR4の内容、レジスタR5,R6,R7及びR8の内容、R9,R10,R11及びR12の内容の3組のデータがブロック転され、最後にレジスタR13,R14の内容が単一転送される。コンテキストブロックが16バイト境界に配置されない場合は、図36中の隣り合う2つのレジスタが8バイト単位で単一転送によりストアされる。ブロック転送を使用するか8バイト単位の単一転送を使用するかはハードウェアが判断する。

45

【0168】CXTBFMのRG=0でコンテキストスイッチ命令でRO:14を転送しない場合、LDCTX命令ではブロック転送がレジスタCSW、SPO、SP1、SP2、SP3の内容について最小2回行なわれる。STCTX命令ではCTXBBレジスタ443が16バイト境界のアドレスを示すならばレジスタCSW、SPO、SP1、SP2の内容がブロック転送され、次にレジスタSP3の内容が単一転送される。STCTX命令でCTXBBレジスタ443が16バイト境界のアドレス以外ならばレジスタ CSWとSPO、SP1とSP2がそれぞれペアになり、8バイト単位でデータライトが2回実行され、次にレジスタSP3の内容が4バイトデータとしてライトされる。

【0169】(4.3.4) 「ストリング命令」 本発明のデータ処理装置100の整数演算部155では、 8,16,32ビットのエレメント複数個を連結したストリングの転送,比較,検索を行なうストリング命令(SMOV,30 SCMP,SSCH,SSTR)を実行する際には二つの演算回路、即ち主演算回路350と副演算回路351を並列に動作させて一度に8バイトずつストリングを処理する。従って、1,2,4バイトのエレメントではそれぞれ一度に8,4,2個を並列に処理する。また、バーストモードによるブロック転送により効率よくバスを使用するため、メモリアクセスは16バイト単位で行なわれる。データロード時には8バイトのデータリードが2回連続して行なわれ、データストア時には16バイトのブロックライト動作が行なわれる。

【0170】ここで、ストリング命令の処理例として、ヌルバイト(=H■00) で終わるバイトストリングをSMOV命令で転送する場合を考える。図37の模式図にSMOV命令を処理するマイクロプログラムの第n回目の16バイト処理のループの前半の8バイト処理の状態を示す。

【0171】このSMOV命令では、ソースストリングの先頭アドレスAOはレジスタROに、デスティネーションストリングの先頭アドレスA1はR1にそれぞれ保持される。まず、2つの8バイトのソースストリングS2nとS2n+1とがメモリからフェッチされてDD部357のDDROとDDR1とに50

保持される。ソースストリング S 2n-1は前回のループで 既にフェッチ済みであって作業用レジスタに保持されて いる。AOとA1とは任意のアドレスであり、一般にワード 境界のアドレスではない。従って、8バイト境界単位で ストリング処理を行なう本発明のデータ処理装置100 で は、ソースストリングをデスティネーションストリング の位置に移動するには両ストリングのアドレスの差を8 で割った余りであるmバイトだけソースのバイトストリ ングをシフトする必要がある。そこで、64ビットのバレ ルシフタによりソースストリング S 2n-1を(64―8m)ビ ット左に、ソースストリングS2nを8mビット右にシフト することにより T2n-1と T2nとを得る。次に、2つの32 ビットALU を並列に動作させてT2n-1とT2nとの論理和 として8バイト境界に整置されたデスティネーションス トリングD2nを得て、これを作業用レジスタにストアす る。デスティネーションストリングD2nを得る際に、 A LUでは各バイト毎の論理和出力を並列にゼロ検出するこ とによりヌルストリングの検索を行なう。マイクロプロ グラムの第 n 回目の16バイト処理のループの後半の8バ イト処理では前半の処理と同様にソースストリングS2n とS2n+1とからデスティネーションストリングD2n+1が 得られる。そして、16バイト境界のデータ(D2n+D2n +1)がバーストモードによるブロック転送でメモリにス トアされる。

【0172】本発明のデータ処理装置100は上述の1ループのオペレーションを6クロックサイクルで行なう。従って、ヌルストリングで終了するバイトストリングをSMOV命令で処理する場合、処理速度は16バイト/6クロックサイクル=2.7バイト/クロックサイクルとなる。【0173】SMOV命令以外のストリング命令及び上述の条件以外でSMOV命令を処理する際にも、本発明のデータ処理装置100では1つのマイクロ命令で主演算回路350と副演算回路351とを制御することにより、2つの32ビットデータを並列処理する。また、16バイト毎のバーストモードによるブロック転送を利用して効率よくメモリ

ットデータを並列処理する。また、16バイト毎のバーストモードによるブロック転送を利用して効率よくメモリをアクセスする。図38に各ストリング命令の処理速度のピーク値の一覧表を示す。なお、ストリング命令ではマイクロプログラムのループ処理以外の前処理と後処理との部分で数クロックサイクルの処理時間を必要とするため、短いストリングに対しては単純な命令を使用する場合より処理時間が長くなることがあるので注意が必要である。

【0174】(4.3.5) 「任意長ビットフィールド命令」本発明のデータ処理装置100では、バーストモードによるブロック転送で16バイト単位でメモリをアクセスし、整数演算部155でデータを64ビット単位で処理することにより、BVSCH、BVMAP、BVCPY、BVPATの任意長ビットフィールド命令をストリング命令と同様に効率よく処理する。

【0175】任意長ビットフィールド命令を処理する際

48

にも1つのマイクロ命令で整数演算部155の二つの演算回路、即ち主演算回路350と副演算回路351とを並列に動作させて64ビット単位でオペランドを操作する。この結果、本発明のデータ処理装置100の任意長ビットフィールド命令のクロックサイクル毎の処理性能は従来のデータ処理装置100の任意長ビットフィールド命令の処理速度の 理装置100の任意長ビットフィールド命令の処理速度のピーク値の一覧表を示す。なお、任意長ビットフィールド命令もストリング命令と同様にマイクロプログラムのループ処理以外の部分に数~十数クロックサイクルの処理時間を必要とするため、短いビットフィールドでは単純命令より処理時間が長くなる場合がある。

47

【0176】(4.4) 「ジャンプ命令の処理」 (4.4.1) 「先行ジャンプ処理の概要」

本発明のデータ処理装置100 の命令パイプラインは6段構成であり、命令実行を行なうEステージ404 は5番目のステージである。このため、命令実行段階でジャンプが実行された場合にはEステージ404 に先行するIFステージ400,Dステージ401,Aステージ402 及びFステージ403 での処理は全てキャンセルされる。各ステージのス 20テージ処理時間は最小でも1クロックであるため、Eステージ404 でジャンプを行なった場合には最小でも4クロックの無駄時間が発生する。

【0177】ジャンプ命令実行によるパイプラインの乱 れを少なくするため、従来のデータ処理装置では条件分 岐命令の履歴を記憶して履歴に従った分岐予測を行なう ことによりパイプラインの2番目のステージである命令 デコードステージ (Dステージ)401で条件分岐命令を実 行したり、あるいはサブルーチンの戻り先アドレスのコ ピーをチップ内のPCスタック243 に保持してサブルーチ ンリターン命令を同じくDステージ401 で実行する等の 先行ジャンプ処理を行なっていた。しかし、本発明のデ ータ処理装置100 では従来のデータ処理装置の構成に加 えて、パイプラインの3番目のステージであるオペラン ドアドレス生成ステージ (Aステージ)402においても先 行ジャンプを行なったり、あるいは条件分岐命令の非分 岐側と分岐側との2系列の命令コードをフェッチするた めに命令キュー201を2個にする等により先行ジャンプ 処理機構を更に強化している。

【0178】本発明のデータ処理装置100 において先行 40 ジャンプ処理を行なう命令と、先行ジャンプを行なうために使用するハードウェアとを図40に一覧表として示す。また、本発明のデータ処理装置100 のジャンプ命令の処理を行なうステージの関係を図41のブロック図に示す。

【0179】ジャンプ命令はPC生成部154,アドレス生成 部153 または整数演算部155 のいずれかで処理される。 ジャンプ先アドレスはジャンプ先からの命令フェッチの ためにJAバス171(ジャンプ先アドレスバス) により命令 フェッチ部150 へ転送される他、ジャンプ先命令に引き 50

続く命令のPC値を計算するためにPC生成部154 へも転送される。

【0180】PC生成部154 はDステージ401 で動作し、Dステージ401 での先行ジャンプを処理する。アドレス生成部153 はAステージ402 で動作し、Aステージ402 での先行ジャンプを処理する。Aステージ402 ではまた、条件分岐命令に対するDステージ401 での処理(分岐または非分岐)の反対側の命令列のアドレス計算処理を行なう。整数演算部155 はEステージ404 で動作し、間違った先行ジャンプからの復帰、EITの起動等のためのジャンプ処理を行なう。

【0181】無条件分岐命令(BRA) に対してEステージ 404 でジャンプを行ななう場合と、Dステージ401 で先 行ジャンプを行なう場合とのそれぞれのパイプライン中の命令の流れを前者を図42に、後者を図43のタイミングチャートに示す。Eステージ404 でジャンプを行なう場合にはジャンプ先命令の実行までに4クロックの無駄時間が発生するが、Dステージ401 でジャンプを行なう場合には無駄時間は1クロックに減少する。なお、本発明のデータ処理装置100 では先行ジャンプした BRA命令のA、F、Eステージの処理は行なわれない。

【0182】(4.4.2)「ジャンプ命令の分類」本発明のデータ処理装置100の命令セットには10種類以上のジャンプ命令が用意されており、その全てのジャンプ命令に対して命令デコードステージ(Dステージ)401またはオペランドアドレス生成ステージ(Aステージ)402で先行ジャンプを行なうことはハードウェアに対する負荷が大きい。また、実行頻度の関係からその必要もない。本発明のデータ処理装置100では実行頻度が低い一部のジャンプ命令に対しては先行ジャンプ処理を行なわない。本発明のデータ処理装置100の各ジャンプ命令に

【0183】(4.4.3) 「PC相対アドレス及び絶対アドレスのジャンプ処理」

対する先行ジャンプ処理の有無と最小処理時間とを図44

に一覧表として示す。

BRA, BSR命令とPC相対アドレスへのJMP, JSR命令とをDステージ401でデコードした場合には、本発明のデータ処理装置100はPC生成部154で分岐先アドレスを計算して先行分岐を行なう。また、分岐予測テーブル450により分岐すると予測したBcc命令、ACB, SCB命令をDステージ401でデコードする場合も、PC生成部154で分岐先アドレスが計算されて先行分岐が行なわれる。絶対アドレスへのJMP, JSR命令をデコードした場合には、命令フィールドから切り出した絶対アドレスへ先行ジャンプする。

【0184】先行分岐または絶対アドレスへの先行ジャンプの際には、分岐変位pcdispとPC値とを加算する分岐 先アドレス計算または絶対アドレスabs の切り出し処理 はデコード処理と並行して行なわれる。命令デコードを 開始する時点ではpcdispフィールドの位置も absフィー

ルドの位置も不明である。このため、本発明のデータ処 理装置100 では上述の命令のデコード開始と同時にpcdi spフィールド及び absフィールドの位置を予測してジャ ンプ先アドレスの生成を開始する。但し、ACB,SCB命令 の一部にはpcdispフィールドの予測が困難なために命令 デコード後に分岐先アドレスの計算を行なう命令もあ

【0185】PC相対アドレスへのジャンプに対しては、 図45に示す4種類のpcdispフィールドについてアドレス が計算される。絶対アドレスへのJMP、JSR命令に対して 10 は、図45に示す2種類の absフィールドの切り出しと符 号拡張処理とが行なわれる。そして、デコード終了時点 でジャンプ先アドレスとなり得る計3つの生成値から1 つが選択されてIFステージ400 へ転送される。

【0186】命令の各pcdispフィールドと absフィール ドとは命令キュー201 から48ビットのIIバス169 を経由 して分岐先アドレス計算部へ転送される。一方、現在デ コード中の命令のPC値はPC計算部241 からPIバス173 を 経由して分岐先アドレス計算部へ転送される。命令デコ 171 に読み出され、命令フェッチ部150 へ転送される。

【0187】Bcc命令の分岐予測は過去1回の実行履歴 に従って行なわれる。過去の実行履歴は図46図の模式図 に示す1ビット×1Kビットの分岐予測テーブル450 に 記憶されており、 Bcc命令の直前にデコードした命令の PC値の下位11ビット(bitOは常に"O")の値に応じて その内の1つを選択して読み出す。 Bcc命令を命令実行 ステージ404 で実行した場合、分岐予測が間違っていた 場合には Bcc命令の直前に実行した命令のPC値の下位11 ビット(boitOは常に0)の値に基づいて分岐予測テーブ ル450 が更新される。

【0188】分岐予測テーブル450の初期値は全て「分 岐しない」である。分岐予測テーブル450 は BMCレジス タと BMPレジスタとにより制御される。 BMCレジスタの Mビットを"1"にするとリング1~3で分岐予測テー ブル450 が動作し、 Bcc命令に対して動的分岐予測が行 なわれる。 BMPレジスタのBPビットに"1"を書き込む と分岐予測テーブル450 はパージされ、分岐履歴は全て 「分岐しない」となる。

【0189】なお、 BMCレジスタの値にかかわらず、DB 40 GACKモードまたは全モードのリング 0 では分岐予測テー ブル450 は動作せず、全ての Bcc命令は分岐しないと予 測される。ACB, SCB命令に対しては常に分岐すると予測 して先行分岐処理が行なわれる。これらの命令の分岐予 測をソフトウェアで制御することはできない。

【0190】(4.4.4) 「先行リターン処理」 サブルーチンからのリターンを行なう2つのサブルーチ ンリターン命令(RTS, EXITD 命令) に対しては、本発明 のデータ処理装置100 はDステージ401 での命令デコー ド時に先行リターンを行なう。本発明のデータ処理装置 50 100 はサブルーチンからのリターンアドレスを保持する 16エントリのスタックメモリを内蔵しており、サブルー チンジャンプ命令(BSR, JSR命令)を実行した場合、外 部メモリ上のスタックにプッシュするサブルーチンから のリターンアドレスのコピーをPCスタック243 にもプッ シュする。

【0 1 9 1】PCスタック243 は図47のブロック図に示す ように構成されている。PCスタック243 は、最近に実行 した16個のサブルーチンジャンプ命令が外部メモリにプ ッシュしたPC値のコピーを保持する。そして、サブルー チンリターン命令をDステージ401 でデコードした際に PCスタック243 からリターンアドレスをポップしてその アドレスへ先行ジャンプする。

【O 1 9 2】PCスタック243 は16エントリのデータ量し か有していないため、サブルーチンのネストレベルが16 を超えた場合にはラップアラウンドして古いデータを保 持しているエントリにオーバーライトする。また、PCス タック243 はDステージ401とEステージ404 とからア クセスされるため、それぞれのステージ用のスタックポ ードの結果、判明した先行ジャンプ先アドレスがJAバス 20 インタ(DP 451, EP 452)を備えている。DP451 は、サブ ルーチンリターン命令がDステージ401 での先行リター ンのためにPCスタック243 からPC値をポップする際に使 用する。EP 452は、サブルーチンジャンプ命令がPC値を PCスタック243 にプッシュする際と、サブルーチンリ ターン命令が先行リターンの検証のためにEステージ40 4 でPCスタック243 からPC値をポップするためとに使用 する。サブルーチンリターン命令が連続した場合等に は、この2つのポインタ451、452の値が一致しない瞬間 がある。従って、DP451 とEP 452とが不一致のままその 後の処理が行なわれることを防ぐため、Eステージ404 でジャンプが発生した場合にはEP 452の内容がDP 451に オーバーライトされる。

> 【0193】PCスタック243 からフェッチされた先行リ ターン先のアドレスはほとんどの場合には正しいが、サ ブルーチンの実行中にタスクスイッチが発生したり、あ るいはサブルーチンのネストレベルが16を超えたりした 場合には正しくない場可能性が生じる。このため、先行 リターンを行なったサブルーチンリターン命令は外部メ モリから真のリターン先アドレスをフェッチし、そのア ドレスと先行リターンに使用したアドレスとをPCスタッ ク243 からポップして両者をEステージ404 で比較す る。この場合、2つのアドレスが異なっていれば外部メ モリからフェッチした真のリターン先アドレスへジャン プする。

> 【0194】RTS命令で先行リターンを行なった際のパ イプライン中の命令の流れを図48及び図49のタイミング チャートに示す。図48のタイミングチャートに示されて いるように、先行リターンアドレスが正しい場合には、 RTS命令の実行からリターン先命令であるADD #1,@(-7 6,FP)命令を実行するまでの無駄時間は1クロックとな

る。一方、図49のタイミングチャートに示されているように、先行リターンアドレスが間違っている場合には R TS命令がEステージ404 でジャンプが行なわれるため、4クロックの無駄時間が発生する。PCスタック243 はDB GACKモードでは動作しない。その他のモードではPCスタック243 は必ず動作し、ソフトウェアでPCスタック243 の動作を制御したり、あるいはPCスタック243 の内容を書き換えたりは出来ない。

【0195】(4.4.5) 「命令プリフェッチキュー」Bcc命令及びACB, SCB命令は条件分岐命令であるため、本発明のデータ処理装置100の先行分岐が必ずしも正しいとは限らない。条件分岐命令が分岐すると予測して先行分岐を行なったが実際には分岐しなかった場合は、Eステージ404でその命令の直後の命令に分岐して正しいシーケンスに復帰する。条件分岐命令が分岐しないと予測したが実際には分岐した場合は、命令実行段階で分岐先命令へ分岐する。

【0196】本発明のデータ処理装置100では条件分岐命令の実行速度を向上させる目的で、非分岐側の命令列をプリフェッチする命令キューA201Aと分岐側の命令列をプリフェッチする命令キューB201Bとの計2つの命令プリフェッチキューを有する。図50のブロック図に示す如く、各命令プリフェッチキュー201A,201Bはいずれも16バイトの容量を有し、命令キャッシュ200からは8バイト(16バイト境界内の任意の8バイトを一度にフェッチ可能)単位で命令をフェッチし、外部からは4バイト(整置された4バイトに限る)単位で命令をフェッチし、命令デコード部151がデコードする命令コード量に応じて2~8バイトの単位で命令を出力する。

【0197】命令キューA 201A(または命令キューB 2 01B)から出力された条件分岐命令をDステージ401 でデコードして先行分岐を行なった場合、命令キューA 201 A(または命令キューB 201B)の内容はそのままにしておき、命令キューB 201B(または命令キューA 201A)をクリアして分岐先命令の命令をプリフェッチする。命令デコード部151 は命令キューB 201B(または命令キューA 201A)から出力される命令コードをデコードする。なお、分岐先命令の先頭の16バイト境界内の8バイトの命令コードは命令キューB 201B(または命令キューA 201 A)をバイパスして命令デコード部151 へも転送される。【0198】先行分岐を行なった条件分岐命令をAステ

【0 1 9 8】 先行分岐を行なった条件分岐命令をA ステージ402 で処理する際に分岐予測が誤っていた場合、PC 生成部154 を初期化するためにオペランドアドレス生成部153 では非分岐先アドレス (次命令のアドレス) が計算される。先行分岐を行なった条件分岐命令の分岐条件を命令実行ステージ404 で評価して分岐しない条件分岐命令であると判断した場合、本発明のデータ処理装置10 0 は命令キューB 201B(または命令キューA 201A)とD, A, F ステージで処理中の命令とをキャンセルして命令処理の流れをその命令の直後の命令列に復帰し、命

令デコード部151が命令キューA 201A(または命令キューB 201B)から出力される命令コードをデコードする。このため、分岐予測結果が正しくなくて間違った先行ジャンプを行なった場合でも、命令処理の流れは命令キューA 201A(または命令キューB 201B)にある元の命令列に速やかに復帰する。

52

【0199】図51のタイミングチャートに、 BNE命令に 対して間違った分岐予測に従って先行分岐を行なった場 合のパイプライン中の命令の流れを示す。BNE命令がD 10 ステージ401 で先行分岐を行ない、 BNE命令に引き続く 「MOV @R6,R7」以下の命令列を命令キューA 201A が保 持したまま、分岐先命令であるラベルL21 から始まる 「MOV @R6,R4」以下の命令列をもう一つの命令キューB 201B がフェッチし、Dステージ401 以後のパイプライ ン処理が開始される。 BNE命令をEステージ404 で実行 して分岐予測が間違っていたことが判明すると、分岐先 命令の処理がキャンセルされて非分岐側の「MOV @R6,R 7 以下の命令列のDステージ401 以後のパイプライン 処理が開始される。非分岐側命令列は BNE命令で先行分 岐を行なった後も命令キューA 201A に保持されている ため、 BNE命令が E ステージ404 で非分岐側命令列に復 帰するための処理を行なった場合に新たに命令をフェッ チする必要がない。

【0200】命令キューA 201A(または命令キューB 2 01B)から出力された条件分岐命令をDステージ401 でデ コードした結果、先行分岐を行なわない場合、命令デコ ード部151 は引続き命令キューA 201A(または命令キュ -B 201B)の出力をデコードする。命令キューB 201B (または命令キューA 201A)は分岐予測が誤っていた場 合に備えてDステージ401 で計算した分岐先アドレスに 従って命令をフェッチする。先行分岐を行なわなかった 条件分岐命令をAステージ402 で処理する際に分岐予測 が誤っていた場合にはPC生成部154 を初期化する必要が あるため、オペランドアドレス生成部153 では分岐先ア ドレスを計算する。先行分岐を行なわなかった条件分岐 命令の条件コードを命令実行ステージ404 で評価した結 果、分岐する条件分岐命令であると判断した場合、本発 明のデータ処理装置100 は命令キューA 201A(または命 令キューB 201B)とD, A, Fステージで処理中の命令 とをキャンセルして命令処理の流れを分岐先の命令列へ 移行する。また、命令デコード部151 は命令キューB 2 01B(または命令キューA 201A)から出力される命令コー ドをデコードする。このため、分岐予測結果が正しくな くて先行ジャンプを行なわなかった場合でも、命令処理 の流れは命令キューB 201B(または命令キューA 201A) にある分岐先の命令列に速やかに移行する。

命令であると判断した場合、本発明のデータ処理装置10 【0201】図52のタイミングチャートに、 BNE命令に 0は命令キューB 201B(または命令キューA 201A)と 対して間違った分岐予測に従って先行分岐を行なわなか った場合のパイプライン中の命令の流れを示す。BNE命 命令処理の流れをその命令の直後の命令列に復帰し、命 50 令はDステージ401 で先行分岐を行なわないためパイプ

ラインは BNE命令に引き続く非分岐側命令列の処理を継続する。しかし、 BNE命令がEステージ404 で分岐することに備えて BNE命令の分岐先アドレスがDステージ401 で計算され、命令フェッチ部150 はラベルL21 から始まる「MOV @R6,R4」以下の命令列を非分岐側命令を保持する命令キューA 201A とは異なるもう一つの命令キューB201Bにフェッチする。 BNE命令の条件コードを命令実行ステージ404 で評価した結果、分岐する条件分岐命令であることが判明すると、非分岐先命令の処理がキャンセルされて分岐側の「MOV @R6,R4」以下の命令列のDステージ401 以後のパイプライン処理が開始される。分岐側命令列は BNE命令をAステージ402 で処理した直後に命令キューB201Bにフェッチされているため、 BNE命令がEステージ404 で分岐を行なった場合に分岐先命令を新たにフェッチする必要はない。

53

【0202】2つの条件分岐命令を連続して処理したり、ほとんど隔たりなく連続して処理する場合、先行する条件分岐命令が命令実行ステージ404に到達する前に後続の条件分岐命令の分岐先から命令をフェッチする要求が出される場合がある。この場合、先行する条件分岐命令が実行されて分岐、非分岐が決定するまで2つの命令キューはいずれも内容を保持する必要があり、後続の条件分岐命令の分岐先命令をフェッチすることはできない。本発明のデータ処理装置100ではこのため、後続の条件分岐命令の分岐先アドレスを登録する専用の分岐先アドレスレジスタ202を命令フェッチ部150に備えている。先行する条件分岐命令が実行され、後続する条件分岐命令の処理が有効となった段階で、命令フェッチ部150は分岐先アドレスレジスタ202のアドレスからフリーになった命令キューに命令をプリフェッチする。

【0203】サブルーチンリターン命令及び無条件ジャンプ命令に対しては、命令キューは1つしか使用されない。無条件ジャンプ命令に対してDステージ401またはAステージ402で先行ジャンプを行なう場合、現在使用中の命令キューの内容がクリアされてその命令キューにジャンプ先の命令がプリフェッチされる。この際、もう一方の命令キューは先行する条件ジャンプ命令の分岐予測と反対側の命令を保持したままになる。また、無条件ジャンプを行なう命令をデコードした場合、本発明のデータ処理装置100の命令デコード部151はジャンプが実行されるまでの間、後続命令のデコードを休止する。先行リターンが間違っていたり、EITが起動されたりすることによりEステージ404でジャンプが発生した場合は2つの命令キューは共にクリアされる。

【0204】(4.4.6) 「各ジャンプ命令の動作」 以下に、本発明のデータ処理装置100 が備える各ジャン プ命令の処理について説明する。

【0205】1) BRA命令

BRA命令はDステージ401 で必ず先行ジャンプを行な 分岐先命令コードがフェッチされる。従って、分岐岐予 う。PC生成部154 では BRA命令のデコードと並列して B 50 測が正しい場合の先行ジャンプを行なわない Bcc命令の

RA命令の分岐先アドレスが計算され、 BRA命令のデコード直後に先行分岐を行なう。従って、 BRA命令の処理時間は命令のフェッチとデコードとに要する時間の計 2 クロックサイクルとなる。 BRA命令では現在使用中の命令キューがクリアされ、分岐先アドレスから新たに命令がフェッチされる。 BRA命令はAステージ402 以降では処理されず、Dステージ401 での処理完了後にパイプライン中で消滅する。但し、セルフデバッグ中または DBGデバッグ中はPC値を転送するためにパイプライン中から消滅せずにAステージ402 以降も処理される。

【0206】2) JMP命令

JMP命令はジャンプ先アドレッシングモードに依存して Dステージ401 またはAステージ402 で先行ジャンプを 行なう。絶対アドレスモードまたは32ビットディスプレースメント付きPC相対モードのJMP命令はDステージ401 で先行ジャンプを行なう。Dステージ401 では JMP命令に対して命令デコードと並列にジャンプ先アドレスの計算が行なわれるため、Dステージ401 で先行ジャンプを行なう JMP命令の処理時間は BRA命令と同じく2クロックサイクルとなる。16ビットディスプレースメント付きPC相対モードのJMP命令はAステージ402 で先行ジャンプを行なうため、処理時間が3クロックサイクルとなる

【0207】絶対アドレスモード及びPC相対モード以外のアドレッシングモードのJMP命令に対してはAステージ402で必ず先行ジャンプを行なう。Aステージ402の処理時間はアドレッシングモードに依存して異なるため、Aステージ先行ジャンプを行なうJMP命令の処理時間は最小3クロックで、アドレッシングモードが複雑になればその分増加する。

【0208】3) Bcc命令

Bcc命令は過去1回の実行履歴による分岐予測に従って Dステージ401 で先行ジャンプを行なう場合と、常に先 行ジャンプを行なわない場合とがある。実行履歴は1K バイトのテーブルに記憶されており、 Bcc命令の直前に デコードした命令の下位11ビット(最下位ビットは常に ゼロ)の値に従って実行履歴が参照されて Bcc命令の分 岐予測が行なわれる。

【0209】先行ジャンプの有無に関係なくPC生成部154はBcc命令のデコードと並列にDステージ401で分岐 先アドレスを計算し、命令フェッチ部150へ転送する。 分岐すると予測した場合は非分岐先命令コードを命令キュー201に保持したまま、もう一方の命令キューに分岐 先命令をフェッチしてデコード処理が開始される。従って、分岐岐予測が正しい場合の先行ジャンプを行なうBcc命令の処理時間は2クロックサイクルとなる。分岐しないと予測した場合は非分岐先命令コードが現在使用中の命令キューから出力されつつもう一方の命令キューに分岐先命令コードがフェッチされる。従って、分岐岐予測が正しい場合の先行ジャンプを行なわないBcc命令の 処理時間は1クロックサイクルとなる。

【0210】Bcc命令の真の分岐条件はEステージ404で評価され、分岐予測が正しかった場合はパイプラインを乱すことなく処理を終了するが、分岐予測が誤っていた場合には待機中の命令キューに保持されている非分岐先命令または分岐先命令に処理が切り替えられる。従って、分岐予測が正しくない場合の Bcc命令の処理時間は分岐予測結果とは無関係で、4クロックサイクルとなる。なお、分岐予測が誤っていた場合には Bcc命令の直前にEステージ404で実行した命令の下位11ビット(最 10下位ビットは常にゼロ)の値に基づいて分岐履歴の更新も行なわれる。Bcc命令をAステージ402で処理する場合は分岐予測が誤っていたことに備えて分岐予測と反対側の命令アドレスを計算し、分岐予測が外れた場合にEステージジャンプを発行してPC生成部154を初期化するために使用する。

【O 2 1 1】4)ACB, SCB命令

ACB命令と SCB命令とは BMCレジスタのMビット,実行したリングあるいは分岐履歴には関係なく、常に分岐すると予測してDステージ401 で先行ジャンプを行なう条 20件分岐命令である。本発明のデータ処理装置100 ではACB, SCB命令の先行ジャンプをディスエーブルすることはできない。ACB, SCB命令にはそれぞれ複数の命令フォーマットがあり、命令フォーマットとpcdisp長とに依存して先行ジャンプ処理に必要な時間が異なる。

【0212】Q,Rフォーマットでpcdispが8ビットである場合はDステージ401でACB,SCB命令のデコードと並列して分岐先アドレスの計算が行なわれ、非分岐先命令を一方の命令キューに保持したままもう一方の命令キューに分岐先命令がフェッチされてデコード処理が開始する。従って、分岐する場合の命令処理時間は2クロックサイクルである。Eステージ404で分岐条件が評価され、分岐しないと判明した場合は命令キューに保持されている非分岐先命令のデコードを再開する処理が行なわれるため、命令の処理時間は7クロックサイクルとなる。

【0213】G, Eフォーマットでpcdispが8ビットである場合はDステージ401で3クロックサイクルを要してACB, SCB命令をデコードした後に分岐先アドレスの計算が行なわれ、非分岐先命令を一方の命令キューに保持40したままもう一方の命令キューに分岐先命令がフェッチされてデコード処理を開始する。従って、分岐する場合の命令処理時間は4クロックサイクルである。Eステージ404で分岐条件が評価され、分岐しないと判明した場合は命令キューに保持されている非分岐先命令のデコードを再開する処理が行なわれるため、命令の処理時間は8クロックサイクルとなる。

【0214】pcdispが8ビット以外である場合はフォーマットによらず命令の処理時間は同じである。この場合もDステージ401でACB, SCB命令がデコードされ、分岐 50

先アドレスが計算されて非分岐先命令を一方の命令キューに保持したままもう一方の命令キューに分岐先命令がフェッチされてデコード処理を開始する。分岐する場合の命令処理時間は3クロックサイクルである。Eステージ404で分岐条件が評価され、分岐しないと判明した場合は命令キューに保持されている非分岐先命令のデコードを再開する処理が行なわれるため、命令の処理時間は8クロックサイクルとなる。

【0215】5) BSR命令

BSR命令はジャンプ先のアドレッシングモードに依存してDステージ401で BSR命令のデコードと並列して分岐先アドレスが必ず計算される。Aステージ402ではサブルーチンからの復帰先アドレスである BSR命令の次の命令のアドレスが計算される。Eステージ404とSステージ405とはその復帰先アドレスをそれぞれPCスタック243とメモリのスタックトップとヘプッシュする。従って、BSR命令の処理時間は2クロックサイクルである。

【0216】6) JSR命令

JSR命令はジャンプ先のアドレッシングモードに依存し てDステージ401 またはAステージ402 で先行ジャンプ 処理を行なう。絶対アドレスモードまたは32ビットディ スプレースメント付きPC相対モードのJSR命令はDステ ージ401 で先行ジャンプを行なう。Dステージ401 では JSR命令に対して命令デコードと並列にジャンプ先アド レスの計算が行なわれるため、Dステージ401 で先行ジ ャンプを行なう JSR命令の処理時間は BSR命令と同じく 2クロックサイクルとなる。16ビットディスプレースメ ント付きPC相対モードのJSR命令はAステージ402で先 行ジャンプを行なうため、処理時間が3クロックサイク ルとなる。サブルーチンからの復帰先アドレスはAステ ージ402 でアドレス加算器を使用してジャンプ先アドレ スの計算の次のクロックサイクルで計算され、E、Sス テージでそれぞれPCスタック243 とメモリのスタックト ップとにその復帰先アドレスがプッシュされる。

【0217】絶対アドレスモード及びPC相対モード以外のアドレッシングモードの JSR命令に対してはAステージ402 で必ず先行ジャンプを行なう。Aステージ402 の処理時間はアドレッシングモードに依存して異なるため、Aステージ先行ジャンプを行なう JSR命令の処理時間は最小3クロックで、アドレッシングモードが複雑になればそれに対応して増加する。サブルーチンからの復帰先アドレスはDステージ401 でPC生成部154 を用いて計算され、E,SステージでそれぞれPCスタック243 とメモリのスタックトップとにその復帰先アドレスがプッシュされる。

【0218】7) RTS命令

RTS命令はPCスタック243 からリターン先アドレスをフェッチすることによりDステージ401 で先行ジャンプを行なう。命令デコード部151 で RTS命令をデコードした場合はPC生成部154 のPCスタック243 からリターン先ア

ドレスがポップされ、Dステージ401 でそのアドレスへプリリターンする。Aステージ402 ではスタックポインタがプリデクリメントされ、Fステージ403 でメモリのスタックから真のリターン先PCがポップされる。Eステージ404 では再びPCスタック243からプリリターンに使用したアドレスがポップされ、Fステージ403 でメモリからポップした真のリターン先アドレスと比較される。プリリターンアドレスと真のリターン先アドレスとが一致すればプリリターンが正しく行なわれたことになり、Eステージ404 でのジャンプ動作は行なわない。一致しなければプリリターンが正しくないと判断され、Eステージ404 で真のリターン先アドレスへジャンプする。従って、RTS命令の処理時間はプリリターンが正しくない場合62クロックサイクル、プリリターンが正しくない場合6クロックサイクルとなる。

【0219】8) EXITD実

EXITD命令は RTS命令と同じくPCスタック243 からリタ ーン先アドレスをフェッチすることによりDステージ40 1 で先行ジャンプを行なう。命令デコード部151 で EXI TD命令をデコードした場合はPC生成部154 のPCスタック 243 からリターン先アドレスがポップされ、Dステージ 401 でそのアドレスヘプリリターンする。 EXITD命令は Aステージ402 で複数のステップコードに分解されて処 理される。最後のステップコードに対応するFステージ 処理でメモリのスタックから真のリターン先PCがポップ される。Eステージ404 では再びPCスタック243 からプ リリターンに使用したアドレスがPCスタック243 からポ ップされ、Fステージ403でメモリからポップした真の リターン先アドレスと比較されるる。プリリターンアド レスと真のリターン先アドレスとが一致すればプリリタ ーンは正しく行なわれたことになり、Eステージ404 で のジャンプ動作は行なわない。一致しなければプリリタ ーンが正しくないと判断され、Eステージ404 で真のリ ターン先アドレスへジャンプする。 EXITD命令の処理時 間は復帰するレジスタ数に依存して異なるが、リターン 動作のみに要する時間はプリリターンが正しい場合には 2クロックサイクルに、プリリターンが正しくない場合 には6クロックサイクルにそれぞれなる。

【0220】(4.5) 「パイプラインインターロック」本発明のデータ処理装置100の命令パイプラインでは、先行命令のデータの書き込みと後続命令のデータの読み出しのと間で RAWデータハザード(Read-After-Write data hazard)が発生することを防止する目的で、ハードウェアによるパイプラインインターロック機構を備えている。RAWデータハザードは先行命令の演算結果の書き込みとオペランドのアドレス生成のための後続命令のデータの読み出しとが近接した命令間で行なわれる場合、及び先行命令の演算結果のメモリへの書き込みと後続命令のメモリデータの読み出しとが近接した命令間で行なわれる場合に発生する可能性がある。本発明のデータ処理

装置100 ではこの二種類の RAWデータハザードをスコア ボードレジスタ480 及びタグアドレス付きオペランドプ リフェッチキュー291 により回避している。以下、上述 の二種類の RAWデータハザードの回避を目的とした構成 とそのためにパイプラインインターロックで無駄になる

58

処理時間について説明する。

【0221】(4.5.1)「オペランドアドレスの生成」 図53のブロック図に本発明のデータ処理装置100のオペランドアドレス生成機構の構成例を示す。命令パイプラ 10 イン中でオペランドのアドレスを生成するAステージ402はレジスタへの演算結果の書き込みを行なうEステージ404よりも2ステージ前段にあり、またメモリへの演算結果の書き込みを行なうSステージ405よりも3ステージ前段にある。従って、先行命令が演算結果をレジスタまたはメモリに書き込む可能性がある場合、後続命令は同じレジスタまたはメモリ領域からデータを読み出すことができない。

【0222】本発明のデータ処理装置100ではオペランドアドレス生成時に発生するこのRAWデータハザードを20ハードウェアが検知してパイプラインをインターロックする。先行命令のオペランド書き込み場所はその命令がAステージ402で処理された際に図54の模式図に示すスコアボードレジスタ480に登録される。後続命令のAステージ処理を行なう場合、ハードウェアがこのスコアボードレジスタ480をチェックしてオペランドのアドレス生成に使用するデータと先行命令の書き込みオペランドとでRAWデータハザードが発生するか否かを調べる。そして、RAWデータハザードが検知された場合には、後続命令の処理は先行命令のオペランド書き込みが終了する30までAステージ402でストールされる。

【0223】スコアボードレジスタ480は16個の汎用レ ジスタ20G のそれぞれについてデータの書き込みの有無 をチェックし、データの書き込みがある場合はAステー ジ402 で対応する位置に書き込み予約ビット"1"が登 録される。書き込み予約ビットはパイプライン中の命令 と同期してスコアボードレジスタ480 中をシフトする。 汎用レジスタ20G へのオペランド書き込みは E ステージ 404 で行なわれるため、レジスタの登録ビットはEステ ージ404 で命令が実行された後にスコアボードレジスタ 40 480 からシフトアウトされる。図54では説明を簡単化す るためにF. Eステージとそれぞれに1つのスコアボー ドレジスタ480 を対応させた模式図を示しているが、実 際のスコアボードレジスタ480 はキューイングする R コ ード226とパイプライン間の作業用ラッチとにも対応し て存在しており、合計4つのスコアボードレジスタが存 在する。

タの読み出しとが近接した命令間で行なわれる場合、及 び先行命令の演算結果のメモリへの書き込みと後続命令 のメモリデータの読み出しとが近接した命令間で行なわ れる場合に発生する可能性がある。本発明のデータ処理 50 \mathbb{C}^2 【0 2 2 4】後続命令がAステージ402 でオペランドの アドレス生成を行なうために汎用レジスタ20G またはメ モリからデータを読み出す際には、RAWデータハザード チェック回路481 が読み出しリソースに書き込み予約が 行なわれているか否かを調べる。 RAWデータハザードが 検出された場合には、先行命令の処理が進み、書き込み 予約ビットがスコアボードレジスタ480 からシフトアウ トされるまで後続命令はAステージ402 でストールす る。図55のタイミングチャートに RAWデータハザードに よるパイプラインインターロックにより A ステージ402 で命令がストールする場合の、また図56のタイミングチ ャートにコンパイラがパイプラインストールを回避する ために命令の順序を変更した場合のパイプライン処理の 流れをそれぞれ示す。

【0225】図55では「ADD R3,R2 | 命令の演算結果を 格納するデスティネーションレジスタと引き続く「ADD #1.@(-4.R2) | 命令のオペランドアドレス計算に使用す るベースレジスタとが同一であるために RAWデータハザ ードが検出され、パイプラインがインターロックされて 「ADD #1,@(-4, R2)」命令が2クロックサイクルに亙っ てAステージ402 でストールしている。一方、図56では 命令の実行順序を入れ替えることにより、 RAWデータハ ザードを起こす上述の2命令の間にこれらの命令の演算 とは独立関係の5つの命令を挿入してパイプラインイン ターロックによるストールを排除し、命令の実行に要す る時間を2クロックサイクル少なくすることに成功して いる。コンパイラは図55に示すオペランドアドレス生成 に伴うパイプラインインターロックがなるべく発生しな いように命令を配置すべきである。

【0226】本発明のデータ処理装置100 の命令パイプ ラインは上述の RAWデータハザートの問題と同じく、ス タックプッシュまたはスタックポップによるスタックポ インタ値の変更と後続命令のオペランドアドレス生成と に関してもやはり RAWデータハザードの問題がある。し かも、スタックプッシュまたはスタックポップアドレッ シングはアーギュメントのプッシュまたはレジスタの退 避復帰のために連続して使用される可能性が高い。従っ て、本発明のデータ処理装置100ではスタックプッシュ とスタックポップとに伴う RAWデータハザードを回避す るため、図57のブロック図に示すように、Aステージ40 2 からEステージ404 までの各パイプラインステージに 作業用スタックポインタを備えている。Aステージ402 の作業用スタックポインタとEステージ404 の作業用ス タックポインタとは1, 2, 4, 8のインクリメント/ デクリメントが可能であり、スタッププッシュまたはス タックポップにより独立して作業用SP値を変更する。

【0227】Aステージ402 で計算されたスタックポイ ンタ値はパイプライン中の命令の流れに従って図57のF ステージ作業用SP 501, Eステージ作業用SP 502の順に 転送され、命令終了段階で現SMRNG のSP(SPI, SPO, SP 1, SP2, SP3の1つ) に格納される。従って、後続の命 令はAステージ402 でオペランドのアドレス生成を行な う際に、即座に最新のスタックポインタ値をAステージ プラインストールは発生しない。

【0228】図58に先行命令のオペランドと後続命令の アドレッシングモードとの組み合わせと、各組み合わせ に対するパイプラインストールの有無の一覧を示す。な お、レジスタ相対アドレスへのジャンプ等のように、汎 用アドレッシングモードでジャンプ先アドレスを指定す るジャンプ命令のジャンプ先アドレスの計算においても オペランドアドレス計算時と同様に RAWデータハザード が発生する可能性がある。本発明のデータ処理装置100 では、ジャンプ命令のジャンプ先アドレスの計算におい てもオペランドアドレスの計算と同じパイプラインイン ターロック機構が動作するため、間違ったアドレス計算 が行なわれることはない。

【0229】(4.5.2) 「メモリオペランドのリードライ $\vdash \bot$

本発明のデータ処理装置100の命令パイプラインでは、 命令の実行ステージである E ステージ404 の前段にメモ リオペランドのフェッチを行なう F ステージ403 を備 え、先行命令の命令実行中に後続命令のメモリオペラン ドをプリフェッチする。プリフェッチしたオペランドは 図59の模式図に示す2エントリのオペランドプリフェッ チキュー291 に格納される。メモリオペランドのプリフ エッチは先行命令の種類とは無関係に行なわれるため (但し、先行命令が条件分岐命令 B c c または条件トラ ップ命令であってデータキャッシュミスの際には後続命 令のメモリオペランドのプリフェッチは行なわれない)

、先行命令がメモリにデータをストアする場合にはプ リフェッチデータとストアデータとに重複する部分があ るか否かをチェックする必要がある。

【0230】このため、本発明のデータ処理装置100で はプリフェッチオペランドをアドレスタグ付きで整置さ れた8バイト単位で保持し、先行命令のストア動作が行 なわれた際のデータの重複をチェックする。Fステージ 403 でフェッチした8バイト境界毎のオペランドはその アドレスと共にプリフェッチキューに保持され、先行命 令がストアバッファ(SBDATA)292 にメモリオペランドを 書き込む際に、書き込みデータのアドレスがチェックさ れた上で、重複したバイトのデータがDDバス164 から上 書きされる。

【0231】オペランドがストアされる場合、Eステー ジ404 でデータキャッシュのタグをアクセスしてキャッ シュヒット/ミスGA調べられる。キャッシュヒットの場 合、Sステージ405 でデータキャッシュのデータ部をア クセスしてヒットしたエントリがオーバーライトされる と同時に図60の模式図に示すストアバッファ(SBDATA)29 2 にストアアドレス,ストアデータ,PC値,ストア情報 が格納される。従って、1回のストア動作でデータキャ ッシュが2クロックサイクル(E,Sステージ)の間ビ ジーとなり、その直後にメモリからオペランドをフェッ 作業用SP 500から読み出すことが可能であるので、パイ 50 チする命令がある場合、その命令は2クロックサイクル ストールすることになる。

【0232】メモリへのデータストアが連続する場合 は、先行命令のSステージでの動作(データキャッシュ のデータ部アクセス)と後続命令のEステージでの動作 (データキャッシュのタグ部アクセス) とがオーバラッ プして実行されるため、ストアバッファ(SBDATA)292 に 空きがある限りは1クロックサイクル毎にストア動作が 行なわれる。ストアバッファ(SBDATA)292 では8バイト 境界毎のストアオペランドとその物理アドレスをそのス トアオペレーションを行なった命令のPC値とストアに関 連する情報と共に保持する。本発明のデータ処理装置10 0 ではメモリデータをストアする場合、データキャッシ ュの書き換え動作を行なうと同時に2エントリのストア バッファ(SBDATA)292 にデータを登録する。従って、ス トアバッファ(SBDATA)292 のデータと重複するアドレス のデータキャッシュの内容は既に書き変わっている。ま た、ストアバッファ(SBDATA)292 からメモリへの書き込 みは他の全てのメモリアクセスより高い優先順序で行な われるため、ストアバッファ(SBDATA)292 のデータと後 続命令のフェッチデータとの間で RAWデータハザードが 発生することはない。

61

【0233】図61のタイミングチャートにメモリオペランド間の RAWデータハザードを避けるためパイプライン中で後続命令がストールする場合の、また図62のタイミングチャートにコンパイラが命令の順序を入れ換えてこのストールを回避した場合のパイプライン処理の流れをそれぞれ示す。

【0234】図61では、先行命令「MUL #10,@(RO)」が メモリヘデータストアを行ない、後続命令「MOV @(8,F P).RO」がメモリからデータフェッチする場合、2つの 命令間での RAWデータハザードの発生を回避するため に、先行命令「MUL #10,@(RO)」のストアバッファ(SBD ATA)292 へのストア処理が終了するまでは後続命令「MO V@(8, FP),RO 」はオペランドプリフェッチキュー291 の内容を使用することができず、パイプライン中でスト ールする。また、次の命令「MOV @(12,FP),R1 」は、先 行命令によりデータキャッシュが使用されているため、 オペランドフェッチができず、Fステージ403 の開始ま でに2クロックサイクルの間ストールしている。一方、 図62では命令の順序を入れ替えることにより、メモリオ ペランド間の RAWデータハザードによるパイプラインイ ンターロックによる命令のストールを回避し、処理時間 を1クロック削減している。

【0235】メモリへのオペランドをストアする命令とメモリからのオペランドとをフェッチする命令とが連続した場合、後続命令がストールする時間は先行命令のストアデータが8バイトの境界をクロスするか否かにも依存する。メモリオペランド間のRAWデータハザードによる本発明のデータ処理装置100のストール時間を図63に一覧表として示す。

【0236】(4.5.3) 「ジャンプ命令及び後続命令の前処理」

本発明のデータ処理装置100 の命令パイプラインでは、命令の実行ステージである E ステージ404 の前段に命令のプリフェッチを行なうIFステージ400 及びメモリオペランドのフェッチを行なうF ステージ403 を備え、先行命令の命令実行中に後続命令をプリフェッチし、更にその命令のメモリオペランドをプリフェッチする場合もある。特に本発明のデータ処理装置100 では、命令デコード段階で分岐予測により先行分岐を行なうため、後続命令は非分岐側になる場合と分岐側になる場合との両方の可能性がある。ここではそのような両方の命令の処理を考える。

【0237】プリフェッチは全てリードオペレーションであり、I/0領域以外から行なわれる限りはメモリの内容を破壊することはない。しかし、プリフェッチはプログラマから見れば本来フェッチすべきでないメモリアドレスに対するリードオペレーションを引き起こし、そのアドレスに対してバスから何の応答もなくハングアップしたり、ウォッチドグタイマが応答するまでの長い期間に亙ってバスサイクルを専有して全体の性能を低下させる等の問題がある。特に条件ジャンプを行なう命令(Bcc, ACB, SCB, TRAP)の実行直後の命令が不合理なアドレスをアクセスする場合に問題となる。

【0238】本発明のデータ処理装置100ではこのような問題に対して、以下に示す手法で非合理なアドレスへのリードオペレーションを回避している。但し、以下の手法では命令プリフェッチの多く(非分岐側アドレス、PC相対ジャンプ先アドレス)は回避されないため、命令のプリフェッチが非合理なアドレスに対して行なわれないように注意する必要がある。

【0239】1)無条件ジャンプ命令に引き続く命令(非ジャンプ側命令)の処理を行なわない。但し、非ジャンプ側命令のフェッチは行なわれる(図64の命令列の模式図参照)。

2)条件ジャンプを行なう命令(Bcc, ACB, SCB, TRAP)ではジャンプ, 非ジャンプが確定するするまでその後全ての命令のオペランドプリフェッチを外部のメモリからは行なわない(図65の命令列の模式図参照)。

3)条件ジャンプ行なう命令(Bcc, ACB, SCB, TRAP) では ジャンプ, 非ジャンプが確定するまでその後のジャンプ 命令では絶対アドレス, PC相対以外のジャンプ先アドレ ス計算処理を行なわない(図66の命令列の模式図参照)

。1)は本来実行しない命令の処理を中止するのみで1)が原因となるパイプラインインターロックによる性能低下を防ぐには無条件ジャンプ自体を削減するしかない。
2)は条件ジャンプを行なう命令の直後に非キャッシュ領域からのロード命令等を実行する場合に問題になる。但し、内蔵データキャッシュがヒットする場合のリードアクセスは先行

64

する条件ジャンプを行なう命令の条件決定前に行なうため問題はない。3)の頻度は非常に小さいと考えられるが、この場合にはパイプラインインターロックにより2クロックサイクルの無駄時間が発生する。3)の場合、本発明のデータ処理装置100は先行する条件ジャンプを行なう命令がEステージ404で処理されるまで、後続するジャンプ命令がAステージ402でストールする。

【0240】(5) 「外部アクセス動作」

(5.1) 「入出力信号線」

図67の模式図に本発明のデータ処理装置100 の入出力信 10号を示す。本発明のデータ処理装置100 は電源Vcc と接地GND, 32本のデータピンと32本のアドレスピン,入力クロックCLK の他に種々の制御信号を入出力する。なお、図67及び以下の説明において「#」は負論理信号であることを意味している。

【0241】CLK 600 は外部入力クロックであり、本発明のデータ処理装置100 の動作クロックと同一周波数のクロックである。#RESET 601は本発明のデータ処理装置100 を初期化する信号である。アドレスストローブ#AS602 はアドレスピンへ出力されたデータアドレスが有効20であることを示す。リードライト信号R/#W 603はデータピンでのバスサイクルが入力か出力かを区別する。

【0242】データストローブ信号#DS 604 は本発明のデータ処理装置100 がデータ入力準備を完了したこと、または本発明のデータ処理装置100 からデータが出力されたことを示す。#DC 605 は本発明のデータ処理装置100 にデータアクセスサイクルを終了してもよいことを通知する信号である。2ビットの信号BAT1:2606はアドレスピンへ出力されるアドレスの種類を示す。3ビットのバイトコントロール信号BCO:3607 は4バイト幅のデータバス102の各バイトのデータが有効であるか無効であるかを示す。

【0243】ホールドリクエスト信号#HREQ 608 は本発明のデータ処理装置100 にバス権を要求する信号である。#HACK 609 は本発明のデータ処理装置100 がホールドリクエスト信号#HREQ 608 を受け付けてバス権を他のデバイスに渡したことを示す信号である。3ビットのIR LO:2 610は外部割込み要求信号である。#IACK 611 は本発明のデータ処理装置100 が外部割込み要求信号IRLO:2 610に応じて外部割込みを受け付け、割込みベクトルア 40 クセスサイクルを行なっていることを示す信号である。ブロック転送リクエスト信号#BL 612 はバスサイクルを4回のバースト転送で行なうことを要求する信号である。信号#BURST 613はバースト転送を受け付けたことを示す信号である。

【0244】(5.2) 「外部デバイスのアクセス」 図1に示す本発明のデータ処理装置100を用いたシステムの例では、本発明のデータ処理装置100と主記憶装置103,周辺回路105及びASIC 104とがデータピンにつながるデータバス102,アドレスピンにつながるアドレスバス50 101 の他、各信号BAT1:2 606, #BC0:3 607, #AS 602, R /#W 603, #DS 604, #DC 605, #BL 612, #BURST 613でも接続されている。CLK 600 はシステム全体に供給されシステムの基本タイミングを決定する。

【0245】本発明のデータ処理装置100では信号#BS 614によってバスサイクルが起動する。本発明のデータ処理装置100の基本的なバスオペレーションを図68乃至図73のタイミングチャートに示す。なお、図68及び図69のタイミングチャートが単一転送の例を示し、図70乃至図73のタイミングチャートがバーストモードのブロック転送の例である。

【0246】バスサイクルの開始、即ちクロックCLK 60 0 の立ち上りに同期して信号#BS 614 がアサートされ、 以下の信号R/#W 603, BAT1:2 606, #BC0:3 607, A00:31 616, #BCO:3 607, #BL 612にアクセスに関する情報が出 力される。これらに続いて信号#AS 602 がCLK 600 の立 ち上りに同期してアサートされ、信号#DS 604 が次のCL K 600 の立ち上りに同期してアサートされる。信号#AS 602 のローレベル出力は上述の各信号が有効なことを示 しており、外部回路は信号#AS 602 の立ち下りでこれら の信号を取り込むことが可能になる。ライトサイクルで あれば、信号#DS 604 のアサートと同時にデータ信号DO 0:31 615ヘデータが出力される。信号#BS 614 はバスサ イクル中の開始1クロックサイクル後のCLK 600 の立ち 上りでネゲートされ、信号#AS 602 は次のCLK 600 の立 ち下がりでネゲートされる。2クロックサイクル後のCL K 600 の立ち上りからクロックサイクル毎に信号#DC 60 5 がサンプリングされ、信号#DC 605 にローレベルが入 力されたCLK 600の立ち上がりに同期して信号#DS 604 がネゲートされる。アクセスに関する各信号は信号#DS 604 がネゲートされるまで有効である。なお、各図中の ○印はサンプリングタイミングを示す。

【0247】図68のタイミングチャートは単一転送によるゼロウエイト及び1ウエイトのリードオペレーションのタイミングを示す。図69のタイミングチャートは単一転送によるゼロウエイト及び1ウエイトのライトオペレーションのタイミングを示す。なお、単一転送では信号#BL 612 がネゲートされ、信号#BURST 613は無視される。

【0248】図70乃至図73のタイミングチャートはバーストモードによるバスサイクルを示す。バーストモードは4ワードのデータを短時間に入出力するために使用され、ゼロウエイトのバーストモードでは5クロックサイクルに4ワードのデータを転送することが可能である。バーストモードは信号#BL 612 がアサートされたバスサイクルの第1転送サイクルで信号#BURST 613をアサートすることにより指定され、1つのアドレス出力に対して同一の16バイト境界内の4ワードのデータが転送され

【0249】バーストモードでは信号#BS 614 がアサー

トされたタイミングの 2 クロック後のCLK 600 の立ち上がり時から各クロック毎に信号#DC 605 がサンプリングされ、信号#DC 605 の 4 回目のアサートの時点でバスサイクルが終了する。図70はバーストモードによるゼロウエイトのリードオペレーションのタイミングを示し、図71は第1 サイクルが3 ウエイト,第2~4 サイクルが全て1 ウエイトである場合のリードオペレーションのタイミングを示す。図72はバーストモードによるゼロウエイトのライトオペレーションのタイミングを示し、図73は第1 サイクルが3 ウエイト,第2~4 サイクルが全て1 ウエイトである場合のライトオペレーションのタイミングを示す。

【0250】(6) 「ストリング操作命令,ビットマップ操作命令に関連するデータ演算部の構成」

図74及び図75は本発明のデータ処理装置100のストリング操作命令及びビットマップ操作命令の実行に必要な要部の構成を示すブロック図である。本発明のデータ処理装置100では、命令の実行制御をマイクロROM 320に格納されたマイクロ命令をマイクロシーケンサ321が順次読み出すことによって行ななっており、以下に説明する各ブロックもマイクロ命令の制御によってその機能を果たす。まず、構成について説明する。

【0251】(6.1) 「データ演算部の構成」 参照符号10, 11, 12, 13, 14, 15はいずれも32ビットバ スであり、それぞれS1バス、S2バス、S3バス、S4バス、 D1バス, D3バスと称される。参照符号16, 17は外部のメ モリ装置、ステップ主記憶装置103 をアクセスする際 に、アクセスすべきアドレスをセットするための32ビッ トのメモリアドレスレジスタである。以下、参照符号16 を AA1レジスタと称し、参照符号17を AA2レジスタと称 す。 AA1レジスタ16,AA2レジスタ17へのアドレスの設定 及び読み出しはそれぞれS1バス10、S2バス11を介して行 なわれる。また、 AA1レジスタ16.AA2レジスタ17にはそ れぞれカウント値指定レジスタ18,19が備えられてお り、"1", "2", "4", "8"のインクリメント /デクリメントが可能である。 AA1レジスタ16及び AA2 レジスタ17が示すメモリアドレス値はAAバス160 からオ ペランドアドレスレジスタ299 を経由してOAバス172 へ 出力され、バスインターフェース部157 に入力される。

【0252】参照符号20は、30個の32ビットレジスタで 40 構成されるレジスタファイルである。R0レジスタからR2 9 レジスタで構成されている。各レジスタは、D1バス14 及びD3バス15からの入力経路とS1バス10, S2バス11, S3 バス12及びS4バス13への出力経路とを有する。第1ALU レジスタA 21と第1ALU レジスタB 22とは、「32ビット+拡張ビット1ビット」の33ビット幅のレジスタであり、共にS1バス10及びS2バス11からの入力経路と第1ALU 23へ出力する経路とを有し、入力データをサイズ、符号に応じて33ビットデータに符号拡張または0拡張する。 50

【0253】第1ALU 23は、第1ALU レジスタA 21と第1ALU レジスタB 22とから送られてくるデータ間で加減算及び論理演算等を実行し、結果をMOレジスタ24へ出力する。この際、演算結果に応じた各フラグ情報を同時に割り出し検出フラグ40として出力する。フラグ情報はマイクロシーケンサ321に入力され、マイクロシーケンサは入力されたフラグ情報に従って、マイクロプログラムの実行シーケンスを制御する。また、第1ALU 23はストリング命令を効率よく処理するために8ビット単位でデータの一致,不一致を検出し、結果をMOレジスタ24へ出力する機能も合わせ持っている。第1ALU 23の機能の詳細は後述する。

【0254】第2ALU レジスタA 25と第2ALU レジスタB 26とは「32ビット+拡張ビット1ビット」の33ビット幅のレジスタであり、第2ALU レジスタA 25はS1バス10, S2バス11, S3バス12から、第2ALU レジスタB 26はS2バス11, S4バス13からの入力経路を有し、またいずれも第2ALU 27への出力経路を有し、入力データをサイズ,符号に応じて33ビットデータに符号拡張または0拡張する。

【0255】第2ALU 27は、第2ALU レジスタA 25と第2ALU レジスタB 26とから送られてくるデータ間で加減算及び論理演算等を実行し、結果をSOレジスタ28へ出力する。この際、演算結果に応じた各フラグ情報を割り出し検出フラグ41として出力する。フラグ情報はマイクロシーケンサ321に入力され、マイクロシーケンサは入力されたフラグ情報に従ってマイクロプログラムの実行シーケンスを制御する。また、第2ALU 27はストリング命令を効率よく処理するために8ビット単位でデータの一致,不一致を検出し、結果をSOレジスタ(28)へ出力する機能も合わせ持っている。第1ALU 23と第2ALU 27とはマイクロプログラムがそれぞれ独立に制御出来るようになっているため同時に並列動作を行なう事が可能であり、1サイクルで64ビット(8バイト)のデータを処理することができる。

【0256】参照符号29はバレルシフタであり、S1バス 10及びS2バス11から入力されたデータを連結して最大64 ビット幅でのシフト演算を行なう。シフト結果はD1バス 14及びD3バス15へ出力される。参照符号30,31は、デク 40 リメンタであり、それぞれDECR1,DECR2と称す。DECR1,DECR2はS1バス10,S2バス11からの入力経路とD1バス14,D3バス15への出力経路と有しており、カウント値指定レジスタ32,33に格納された値に従って一度に"1","2","3","4","8","32","6 4"だけデクリメントすることが可能である。また、DE CR1及びDECR2 に格納された値が指定された値未満になった場合にその旨をフラグ信号34,35で通知する機能を備えている。フラグ情報はマイクロシーケンサ321に入力され、マイクロシーケンサは入力されたフラグ情報に50 従って、マイクロプログラムの実行シーケンスを制御す

る。

【0257】参照符号36、37は、メモリから読み込んだデータを一時的に格納するためのメモリデータレジスタ0とメモリデータレジスタ1であり、以下、DDRO,DDR1と称す。DDRO,DDR1はそれぞれが64ビット(8バイト)分の容量を有している。参照符号38はメモリへ書き込むデータを一時的に格納するためのレジスタであり、以下DDWと称する。このDDW3864ビット(8バイト)分の容量を有している。参照符号39はストアバッファデータ部であり、SBDATAと称す。メモリに対するストアデータは、このSBDATA39を介してBDバス163へ出力され、バスインターフェイス部157へ入力される。SBDATA39は128ビット(16バイト)分の容量を有している。

67

【0258】参照符号290 はデータキャッシュであり、4KBの容量を有している。メモリ上のデータをフェッチする際、0Aバス172 上のメモリアドレスがキャッシュヒットすると、データキャッシュ290 はアクセスされたメモリデータをDDバス164 へ出力し、DDR0 36 またはDDR1 37 がこのデータを格納する。データキャッシュ290の出力,DDバス164 及びDDR0,DDR1は64ビット(8バイト)幅であるため、1サイクルで8バイトのデータをフェッチすることが可能である。

【0259】バスインターフェイス部157 は、0Aバス172 から入力されるメモリアドレスでメモリをアクセスする。メモリとのデータアクセスは32ビット幅(4バイト)のバスD00:31 615で行なわれ、アドレスはバスA00:31 616へ出力される。演算部からメモリに対して16バイトブロック転送の要求を行なう場合、マイクロプログラムの指示により信号#BL 612 をアサートする。メモリはこの要求に応じると信号#BURST 613をアサートしてバーストモードでの転送が可能であることをバスインターフェース部157 に通知する。

【0260】(6.2) 「第1ALU 及び第2ALU の機能」 前述したように、本発明のデータ処理装置は命令の実行 制御をマイクロプログラム制御方式で行なっている。図 76に第1ALU 23を制御するために設けられたマイクロプログラムフィールドと、そこで指定が可能なマイクロオペレーションの内容とを示す。また、図77に第2ALU 27を制御するために設けられたマイクロプログラムフィールドと、そこで指定が可能なマイクロオペレーションの40内容とを示す。

【0261】maaiフィールドとmabiフィールドとは、それぞれ第1ALU レジスタA 21と第1ALU レジスタB 22との入力制御を指定する。maopフィールドは、第1ALU 23で実行される演算を定義する。算術演算, 論理演算に加え、ストリング命令を効率良く処理するための一致/不一致演算機能を有している。一致/不一致演算機能の詳細は後述する。masuフィールドは、第1ALU 23の符号拡張/ゼロ拡張を指定する。第1ALU 23は、第1ALU レジスタA 21、または第1ALU レジスタB 22にオペランドを 50

取り込む際に符号拡張/ゼロ拡張を行なう。

【0262】maazフィールドは、第1ALU 23がS1バス10から第1ALU レジスタA 21にオペランドを取り込む際に符号/ゼロ拡張を行なうサイズを指定する。mabzフィールドは、第1ALU 23がS2バス11から第1ALU レジスタB 22にオペランドを取り込む際に符号/ゼロ拡張を行なうサイズを指定する。mafzフィールドは、第1ALU 23が演算結果に応じた各種フラグを出力する際のベースとなるサイズを指定する。maotフィールドは、第1ALU 23で実行された演算結果をD1バス14,D3バス15の何れに出力するかを指定する。saaiフィールドとsabiフィールドとは、それぞれ第2ALU レジスタA 25と第2ALU レジスタB 26との入力制御を指定する。

【0263】saopフィールドは、第2ALU 27で実行される演算を定義する。算術演算,論理演算に加え、ストリング命令を効率良く処理するための一致/不一致演算機能を有している。一致/不一致演算機能の詳細は後述する。sasuフィールドは、第2ALU 27の符号拡張/ゼロ拡張を指定する。第2ALU 27は、第2ALU レジスタA 25、20 または第2ALU レジスタB 26にオペランドを取り込む際に符号拡張/ゼロ拡張を行なう。

【0264】saazフィールドは、第2ALU 27がS1バス10、S2バス11、S3バス12から第2ALUレジスタA25にオペランドを取り込む際に符号/ゼロ拡張を行なうサイズを指定する。sabzフィールドは、第2ALU27がS2バス11、S4バス13から第2ALUレジスタB26にオペランドを取り込む際に符号/ゼロ拡張を行なうサイズを指定する。saotフィールドは、第2ALU27で実行された演算結果を13のバス15へ出力するか否かを指定する。

【0265】(6.3) 「第1ALU,第2ALU における一致/ 不一致検出演算」

図78の模式図に第1ALU 23,第2ALU 27を使用した一致 / 不一致検出演算の手順を示す。メモリ上にストリング データ列が存在しているものとする。このデータ列の任 意の64ビット(8バイト)に着目した場合、各バイトに 格納されているデータを図78に示されているように、"A","B","C"・・・"H"で表現する。一致 / 不一致検出演算とは、このストリングデータ列の中に所 定のストリングが存在すること、あるいは存在しないことを調べるために用意された演算である。以下に演算の 内容を説明する。

【0266】いまたとえば、所定のストリングを仮に1バイトサイズの"G"とする。一致検出演算を行なうか、あるいは不一致検出演算を行なうかの条件を「割り出し条件」と称し、いま割り出し条件として「一致」を指定するものとする。まず所定の1バイトストリング"G"をレジスタファイル20のR3に、図78に示されているように、4バイトサイズに展開しておく。次に、メモリから読み込んだ8バイトのストリングデータ列の内のアドレスの上位側4バイトを第1ALU 23に、下位側4バイ

トを第2ALU 27にそれぞれ入力する。第1ALU 23,第2ALU 27の演算は、図76に示されているmaopフィールドでeopf_e を、図77に示されているsaopフィールドでeopf_e をそれぞれ指定することにより順方向の一致演算が行なわれる。即ち、与えれれたストリングデータ列の下位側のバイトから順に着目し、R3の値と一致するストリングが検出された場合にそのバイト位置を示す出力デー

【0267】図78に示した例の場合、第1ALU 23に入力されたストリング列" EFGH "の中に所定のストリング" G"が検出されるので、第1ALU 23は" G"が検出された位置が8バイトデータの第6バイト目である事を示す32ビット出力"h■00000006"をM0レジスタ24へ出力する。同時に所定のストリングが検出された事を示すフラグ情報を割り出し検出フラグ40として出力する。

タをMOレジスタ24及びSOレジスタ28へ出力する。

【0268】一方、第2ALU 27に入力されたストリング列"ABCD"の中には所定のストリング"G"が検出されないので、その旨を示す32ビット出力"h■ffffffff"をSOレジスタ28へ出力する。同時に、所定のストリングが検出されなかった旨を示すフラグ情報を41として出力 20する。

【0269】(7) 「SMOV命令処理の説明」

ストリング操作命令の一例として、本発明のデータ処理 装置100 が備えるSMOV命令を取り上げてその処理の手順 を説明する。まず、SMOV命令の処理の概要について説明 する。図79はSMOV命令の処理の手順を示す模式図であ る

【0270】SMOV命令は、メモリのアドレスmから始まるp個のストリングデータ列をメモリのアドレスnから始まる領域へ順へ転送する処理を行なう。ストリング1個あたりのサイズは8ビット(1バイト),16ビット(2バイト),32ビット(4バイト)のいずれかを指定できる。但し、転送を行なっていく際、そのストリングデータが割り出し条件を満足するか否かのチェックが行なわれ、割り出しが検出された場合はそのストリングを転送した時点で命令処理が終了する。いずれのストリングでも割り出しが検出されなければp個のデータを全て転送して命令処理を終了する。

【0271】図80はSMOV命令のオペランドを示す模式図である。SMOV命令のオペランドは、レジスタファイル2040中のROレジスタ、R1レジスタ、R2レジスタ、R3レジスタに格納される。R0レジスタにはソース側ストリングの先頭アドレスが、R1レジスタにはディスティネーション側の先頭アドレスが、R2レジスタにはストリングの長さを表すエレメント数が、R3レジスタには割り出し条件の比較値がそれぞれセットされる。

【0272】図81(a),(b)及び(c)はSMOV命令実行時に D1バス14からR3レジスタに比較値をセットする際のR3レ ジスタの動作を説明する模式図である。図81(a)に示す ように、比較値のサイズが8ビットである場合、D1バス 50

14のデータD1(24:31) がR3レジスタの R3(0:7), R3(8:15), R3(16:23), R3(24:31)にそれぞれセットされる。また、図81(b) に示すように、比較値のサイズが16ビットの場合、D1バス14のデータD0(16:31) がR3レジスタの R3(0:15), R3(16:31)にそれぞれセットされる。更に、図81(c) に示すように、比較値のサイズが32ビットの場合、D0バス14のデータD0(0:31)がR3レジスタのR3(0:31)にセットされる。

【0273】以下のSMOV命令の処理の例では、操作の対 8となるソースデータとディスティネーションデータと は全て32ビット(ワード)の整置境界上にあるデータに 限定する。操作の対象となるデータが32ビット(ワー ド)の整置境界をまたぐ場合はバスインターフェース部 157のメモリに対するアクセス回数が増えるため、読み 出したデータと書き込むデータとに対してデータのシフ ト動作と連結動作を行なってデータを整置する必要があ るが、その処理方法については、本願出願人が先に出願 している特開昭64-88837号公報に詳しく開示されてい る。

【0274】(7.1)「SMOV命令処理のアルゴリズム」次に、本発明のデータ処理装置100により、1個のエレメントが8ビット(1バイト)で構成される224ビット(28バイト)サイズのストリングデータをSMOV命令でアドレスの増加方向に処理する動作を、図82及び図83のフローチャートを参照して説明する。本発明のデータ処理装置では、ストリング列の長さが一定値以上である場合、ストリングのエレメントサイズとは無関係に16バイトづつ処理する。ソースデータのフェッチと割り出しのチェックとは8バイトづつ2回に分けて行なわれ、ディスティネーションへのストアは16バイト単位のブロックストア動作で行なわれる。

【0275】いまたとえば、操作の対象となるストリングデータには割り出し条件を満足するようなエレメントが含まれていないものとする。また、ソースデータのアドレスを"m"とし、ディスティネーションデータのアドレスを"n"とし、ROレジスタとR1レジスタとにそれぞれセットされているものとする。なお、前述したようにm,nはそれぞれ32ビット(4バイト)の整置境界上にあるとし、更にnについては、nの次の32ビット境界が64ビット(8バイト)の整置境界上にあるようなアドレスであると仮定する。また、ストリングの長さを表すエレメント数"28"がR2レジスタに、割り出し条件の比較値がR3レジスタにそれぞれセットされているものとする。更に、割り出し条件として「一致」が指定されているものとする。

【0276】第1ステップでは、ROレジスタの内容がAA1レジスタ16にセットされ、更にR2レジスタの内容がデクリメンタDECR130にセットされる。第2ステップでは、R1レジスタの内容がAA1レジスタ17にセットされ、R3レジスタに格納された割り出し比較値が図81に示され

ているように32ビットサイズに展開されて再びR3レジス タに格納される。

71

【0277】更に、ディスティネーションの次の8バイ ト境界までに相当するサイズ分だけデータがメモリから フェッチされてDDRO 36 に格納される。ディスティネー ションの先頭アドレス n は 4 バイト整置境界にあり、次 の4バイト境界が8バイト整置境界にあたるので、メモ リから読み出されるデータサイズは4バイトとなる。4 バイトのデータが読み出されたため、DECR1 30とAA1 16 との値を更新するためにカウント値指定レジスタ32及び 18に"4"がセットされ、DECR1 の値は"4"だけデク リメントされて"24"に、AA1 の値は"4"だけインク リメントされて"m+4"となる。

【0278】第3ステップでは、第1ALU 23, 第2ALU 27を使用して、前のステップでDDRO36 に格納された値 の一致検出演算が行なわれる。但し、DDRO 36 に格納さ れているデータは4バイトであるので、第2ALU 27には データの入力は行なわれない。一方、第1ALU 23に入力 された4バイトのデータの中には割り出し条件を満たす エレメントは含まれていないので、第1ALU 27 はその旨 をMOレジスタ24及び割り出し検出フラグ40として出力す

【0279】第4ステップでは、DDRO 36 の値がS1バス 10, 第1ALU 23及びD1バス14を経由してDDW 38へ転送さ れ、後にディスティネーション側のメモリへ書き込むた めの準備が行なわれる。前のステップの割り出し検出フ ラグ40が"1"であるか、あるいはDECR1 30の値が8バ イト未満であることを示すフラグ34の値が"1"であれ ば、マイクロプログラムによりシーケンスが制御され、 命令の終了処理を行なうマイクロプログラムの実行アド レスに分岐する。ここで、DECR1 30の値は"20"であ り、また前のステップで割り出しも検出されなかったた め、終了処理への分岐は発生しない。

【0280】第5ステップでは、ソースデータが8バイ ト分メモリからフェッチされてDDRO36 に格納される。 8バイトのデータを読み出したことによりDECR1 30とAA 1 16との値を更新するため、カウント値指定レジスタ32 及び18に"8"がセットされ、DECR1 の値はは"8"だ けデクリメントされて"16"に、AA1 の値はは"8"だ けインクリメントされて"(m+4)+8"となる。

【0281】第6ステップでは、第4ステップでストア データレジスタ(割り出し検出フラグ40)に準備してお いたデータがAA2 のアドレスに従ってメモリに書き込ま れる。4バイトのデータが書き込まれたので、カウント 値指定レジスタ(19)には"4"が指定され、AA2 レジス タの値は4だけインクリメントされて"n+4"とな る。更に、第1 ALU 23, 第2 ALU 27を使用して、前のス テップでDDRO 36 に格納した値の一致検出演算が行なわ れる。DDRO 36 に格納されているデータは8バイトであ るので、第1ALU 23がメモリアドレスの上位側4バイト 50 は"8"だけデクリメントされて"0"に、 AA1レジス

の、第2ALU 27がメモリアドレスの下位側4バイトの一 致検出をそれぞれ受け持つ。検出対象の8バイトのデー タの中には割り出し条件を満たすエレメントは含まれて いないの、で第1ALU 23, 第2ALU 27はその旨をMOレジ スタ24、S0レジスタ28及び割り出し検出フラグ40、41と して出力する。

【0282】第7ステップでは、DDRO 36 に格納された 8バイトのデータが4バイトずつS1バス10→第1ALU 23 →D1バス14、及びS2バス11→第2ALU 27→D3バス15の経 路でDDW 38へ転送され、後にディスティネーション側の メモリへ書き込むための準備が行なわれる。前のステッ プで割り出しが検出されたか、あるいはDECR1 30の値が 8バイト未満であることを示すフラグ34の値が"1"で あれば、マイクロプログラムによりシーケンスが制御さ れ、命令の終了処理を行なうマイクロプログラムの実行 アドレスに分岐する。ここで、DECR1 30の値は"16"で あり、前のステップで割り出しも検出されなかったの で、終了処理への分岐は発生しない。

【0283】第8ステップでは、ソースデータが8バイ ト分メモリからフェッチされてDDR137 に格納される。 8バイトのデータが読み出されたことによりDECR1 30と AA116との値を更新するために、カウント値指定レジス タ32及び18に"8"がセットされ、デクリメンタの値 は"8"だけデクリメントされて"8"に、AA1 の値は は"8"だけインクリメントされて"(m+4+8)+ 8"となる。

【0284】第9ステップでは、第1ALU 23, び第2AL U 27を使用して、前のステップでDDR1 37 に格納された 値の一致検出演算が行なわれる。DDR1 37 に格納されて いるデータは8バイトであるので、第1ALU 23がメモリ アドレスの上位側 4 バイトの、第 2 ALU 27がメモリアド レスの下位側 4 バイトの一致検出をそれぞれ受け持つ。 検出対象の8バイトのデータの中には割り出し条件を満 たすエレメントは含まれていないので、第1ALU 23,第 2 ALU 27はその旨をMOレジスタ24、SOレジスタ28及び割 り出し検出フラグ40,41として出力する。

【0285】第10ステップにおいて、前のステップで割 り出しが検出されたか、あるいはDECR1 30の値が8バイ ト未満であることを示すフラグ34の値が"1"であれば 40 マイクロプログラムによりシーケンスが制御されて命令 の終了処理を行なうマイクロプログラムの実行アドレス に分岐する。ここで、DECR1 30の値は"8"であり、前 のステップで割り出しも検出されなかったので終了処理 への分岐は発生しない。

【0286】第11ステップでは、ソースデータが8バイ ト分メモリから読み出されてDDRO 36 に格納される。8 バイトのデータが読み出されたことによりDECR1 30とAA 1 16との値を更新するために、カウント値指定レジスタ 32及び18に"8"がセットされ、デクリメンタの値は

タの値はは"8"だけインクリメントされて"(m+4 +8+8+8)"となる。第12ステップでは、第7ステ ップでDDW 38に準備しておいた8バイトのデータがメモ リにストアされる。この際、ブロックストアを行なうこ とをメモリに通知する。更に、 AA2レジスタのカウント 値指定レジスタ19に"8"が指定され、 AA2レジスタの 値は8だけインクリメントされて"(n+4)+8"と なる。

73

【0287】更に、第1ALU23,第2ALU27を使用し て、前のステップでDDRO 36 に格納された値の一致検出 が行なわれる。DDRO 36 に格納されているデータは8バ イトであるので、第1ALU 23がメモリアドレスの上位側 4 バイトの、第 2 ALU 27がメモリアドレスの下位側 4 バ イトの一致検出をそれぞれ受け持つ。検出対象の8バイ トのデータの中には割り出し条件を満たすエレメントは 含まれていないので、第1ALU 23, 第2ALU 27はその旨 の出力をMOレジスタ24、SOレジスタ28及び割り出し検出 フラグ40,41として出力する。

【0288】第13ステップでは、DDR1 37 に格納された 8バイトのデータが4バイトずつS1バス10→第1ALU 23 →D1バス14、及びS2バス11→第2ALU 27→D3バス15の経 路でDDW 38へ転送されてそのままメモリにストアされ る。前のステップでブロックストアが指定されているた め、この書き込みはブロックストアの引き続くデータと 見なされる。AA2 レジスタのカウント値指定レジスタ19 に"8"が指定され、 AA2レジスタの値は8だけインク リメントされて" (n+4+8)+8"となる。以上の 処理を行なった後、第7ステップへ分岐する。

【0289】(7.2) 「SMOV命令処理における外部バスサ イクルL

上述のようなアルゴリズムを用いたSMOV命令の処理で は、転送を行なうべきストリングの長さが十分に大き く、かつ割り出しの検出が無い場合には、図82及び図83 のフローチャートに従って、第7ステップ~第13ステッ プの処理を反復しつつストリングデータ列を転送してい くことになる。

【0290】図84乃至図87のタイミングチャートに、上 述の場合の本発明のデータ処理装置100 におけるバース トライト時の外部バスサイクルを示す。図84はメモリの ウエイト数が0-0である場合に、図85はウエイト数が 40 1-0である場合に、図86はウエイト数が2-0である 場合に、図87はウエイト数が3-0である場合にそれぞ れ対応している。またソースのストリングデータ列は本 発明のデータ処理装置100 が内蔵するデータキャッシュ に予め格納されているため、ソースデータのフェッチに 関するメモリ装置へのアクセスは発生しないものとす る。

【0291】図84乃至図87において、CLKは本発明のデ ータ処理装置100 を駆動するためのクロック信号を、DO 0:31はメモリに書き込まれるデータを、#BL はブロック 50 フローチャートを参照して説明する。本発明のデータ処

転送要求信号を、#BURSTはメモリから出力されるバース ト転送アクノレッジ信号を、#DC はメモリから出力され るデータコンプリート信号をそれぞれ示している。本発 明のデータ処理装置100 において、マイクロプログラム がブロックストアを指定できるのは、直前に指定したブ ロックストアの最後のデータの書き込みが完了してお り、信号#DC をメモリから受け取った次のクロックサイ クルにおいてである。従って、メモリのウエイト数が3 以上になった場合には、次のブロックストアをマイクロ プログラムが指示する第17ステップの処理へ進むまでに 図86及び図87に示されているような空きサイクルが自動 的に挿入される。以上のように、SMOV命令の実行に際し て、128ビット(16バイト)のビットマップデータ列の 転送が計8ステップのマイクロ命令による制御を反復す ることによって実現する本発明のデータ処理装置100の データ処理効率は各ウエイト数に対して図88の一覧表に 示されているようになる。

【0292】(8) 「BVMAP命令処理の説明」

ビットマップ操作命令の一例として、本発明のデータ処 理装置100 が備える BVMAP命令を取り上げ、処理の手順 を説明する。まず、 BVMAP命令の処理の概要について説 明する。図89は BVMAP命令の処理手順を示す模式図であ

【0293】BVMAP命令は、メモリのアドレスjからk だけのオフセットを有するアドレスから始まるwビット 分のソースビットマップデータ列と、メモリのアドレス mからnだけのオフセットを持ったアドレスから始まる wビット分のディスティネーションビットマップデータ との間で、1ビット単位で所定の演算を行なった後にデ ィスティネーション側のビットマップデータ領域へ順に 転送する処理を行なう。但し、wとして、O以下の値が 指定された場合には何等の処理を行なわずに命令を終了 する。

【0294】図90は BVMAP命令のオペランドを示す模式 図である。BVMAP命令のオペランドは、レジスタファイ ル20中のR0レジスタ、R1レジスタ、R2レジスタ、R3レジ スタ、R4レジスタ、R5レジスタに格納される。ROレジス タにはソース側ビットフィールドのアドレスが、R1レジ スタにはソース側ビットフィールドのビットオフセット が、R2レジスタには処理を行なうビットフィールドの長 さ(=ビット数)が、R3レジスタにはディスティネーシ ョン側ビットフィールドのアドレスが、R4レジスタには ディスティネーション側ビットフィールドのビットオフ セットが、R5レジスタには演算の種類を指定する情報が それぞれセットされる。

【0295】(8.1) 「 BVMAP命令処理のアルゴリズム」 次に、本発明のデータ処理装置により、図91に示すよう な十分に長いビットマップデータ列を BVMAP命令でアド レスの増加方向に処理する動作を図92、図93及び図94の 理装置では、ビットマップデータ列の長さが一定値以上である場合、16バイトづつ処理する。ソースデータのフェッチと処理終了のチェックとは8バイトづつ2回に分けて行なわれ、ディスティネーションへのストアは16

バイトのブロックストア動作で行なわれる。

【0296】いまたとえば、ソースデータのアドレスを"j"、オフセットを"k"、ディスティネーションデータのアドレスを"m"、オフセットを"1"とし、R0レジスタ,R1レジスタ,R2レジスタ,R3レジスタにそれぞれセットされているものとする。なお、"m+1"で与えられるディスティネーション側のビットフィールドの先頭アドレスは64ビット(8バイト)の整置境界上にあるとする。更に、処理を行なうビットフィールドの長さ"width"がR2レジスタに、演算指定として"and "を指定するビットパターン情報がR5レジスタにそれぞれセットされているものとする。

【0297】第1ステップでは、R2レジスタに格納された"width"の値がゼロ以下の値であるか否かがチェックされる。更に、R1レジスタに格納されたソースアドレス"j"とオフセット"k"との正規化が行なわれる。ここで、アドレスの正規化というのは、ビットフィールドの最下位ビット位置をそのビットを含む含む64ビット(8バイト)アライメントのとれたアドレスと、このアドレスに対するオフセット値とで表す操作のことである。具体的には、アドレスの正規化は、「アドレス値+オフセット値/64の商」なる値の下位3ビットをゼロに変換することによって行なわれる。また、オフセットの正規化は、「オフセット/64」の剰余を求めることによって行なわれる。求められた正規化アドレスはAA2 17にセットされ、正規化オフセットを D OFFSETとする。

【0298】第2ステップでは、R2に格納された"width"の値がDECR2 31にセットされる。DECR2 の値は処理の進捗に従ってデクリメントされ、DECR2 の値がディスティネーション側ビットマップデータの未処理のビット数を表すようにする。更に、R3レジスタに格納されたソースアドレス"m"とオフセット"1"との正規化が行なわれる。求められた正規化アドレスがAA1 16にセットされ、正規化オフセットを S_0FFSET とする。前のステップにおけるチェックで"width" ≤ 0 と判定された場合にはこのまま命令の処理が終了する。

【0299】第3ステップでは、R2に格納された"width"の値がDECR1 30にセットされる。DECR1 の値は処理の進捗に従ってデクリメントされ、DECR1 の値がソース側ビットマップデータの未処理のビット数を表すようにする。更に、 S_0 FFSETと D_0 FFSETとの差が算出され、そのを結果を \triangle とする。第4ステップでは、AA1 16のアドレスに従ってソースデータの先頭部分を含むように64ビット(8バイト分。図91のn-4, n-3の部分)だけフェッチされてDDRO 36 に格納する。このデータをsrc(n-4)とする。更に、AA1 16とDECR1 30とがフェ

ッチしたソースデータの分だけ更新される。即ち、AA1 16は"8"だけインクリメントされ、DECR1 30は64だけデクリメントされる。

【0300】第5ステップでは、src(n-4)がバレルシフタ29を使用して△だけ左シフトされる。この結果をsrc ■(n-4)とする。更に、ソースデータが8バイトだけメモリからフェッチされてDDR036に格納される。このデータをsrc(n-2)とする。更に、AA116とDECR130との値が64ビット(8バイト)分だけ更新される。第6ステップでは、src(n-2)がバレルシフタ29を使用して(64-△)だけ右シフトされる。この結果をsrc■■(n-2)とする。

【0301】第7ステップでは、src■(n-4)とsrc■■ (n-2)との論理和が求められる。このデータをsrc(n-4 | n-2)とする。第8ステップでは、src(n-2)がバレルシフタ29を使用して△だけ左シフトされる。この結果をsrc■(n-2)とする。更に、ソースデータが8バイトだけメモリからフェッチされてDDRO 36 に格納される。このデータをsrc(n)とする。更に、AA1 16とDECR1 30との値が64ビット(8バイト)分だけ更新される。

【0302】第9ステップでは、src(n)がバレルシフタ29を使用して(64-△)だけ右シフトされる。この結果をsrc■■(n)とする。更に、ディスティネーションデータの先頭部分が8バイトだけメモリからフェッチされ(図91のn-4, n-3の部分)、DDR036に格納される。このデータをdest(n-4)とする。第10ステップではsrc(n-4 | n-2)とdest(n-4)との間でR5レジスタに指定された演算が行なわれ、その結果がDDW38に格納されてそのままディスティネーション側に8バイトストアする。更に、AA216とDECR231との値が64ビット(8バイト)分だけ更新される。即ち、AA216が"8"だけインクリメントされる。

【0303】第11ステップでは、src■(n-2)とsrc■■(n)との論理和が求められ。このデータをsrc(n-2 | n)とする。第12ステップではsrc(n)がバレルシフタ29を使用して△だけ左シフトされる。この結果をsrc■(n)とする。更に、ソースデータが8バイトだけメモリからフェッチされてDDR 36に格納される。このデータをsrc(n+2)とする。更に、AA1 16とDECR1 30との値が64ビット(8バイト)分だけ更新される。

0 【0304】第13ステップでは、src(n+2)がバレルシフタ29を使用して(64-△)だけ右シフトされる。この結果をsrc■■(n+2)とする。更に、ディスティネーションデータが8バイトだけメモリからフェッチされてDDR036に格納される。このデータをdest(n-2)とする。第14ステップでは、src(n-2 | n-1)とdest(n-2)との間でR5レジスタに指定された演算が行なわれ、その結果がDDW38に格納される。

に64ビット(8バイト分。図91のn-4, n-3の部 【0305】第15ステップでは、src■(n)とsrc■■(n 分)だけフェッチされてDDRO 36 に格納する。このデー タをsrc(n-4)とする。更に、AA1 16とDECR1 30とがフェ 50 2)とする。更に、ソースデータが 8 バイトだけメモリか

78

らフェッチされてDDRO 36 に書き込まれる。このデータをsrc(n+4)とする。更に、AA1 16とDECR1 30との値が64ビット(8バイト)分だけ更新される。第16ステップでは、src(n+2)がバレルシフタ29を使用して△だけ左シフトされる。この結果をsrc■(n+2)とする。更に、ディスティネーションデータが8バイトだけメモリからフェッチされてDDR1 37 に書き込まれる。このデータをdest(n)とする。

【0306】第17ステップでは、src(n+4)がバレルシフタ29を使用いて(64-△)だけ右シフトされる。この結果をsrc■■(n+4)とする。更に、第14ステップでDDW 38に格納しておいたデータがストアバッファに8バイトストアされ、同時にメモリへの16バイトブロック転送が指定される。第18ステップでは、src(n | n+2)とdest(n)との間でR5レジスタに指定された演算が行なわれ、その結果がDDW 38に格納されてそのままストアバッファに8バイトストアされる。直前のステップで16バイトブロック転送を指定しているので、本ステップのストアも引き続きブロック書き込みと見なされる。

【0307】第19ステップでは、src■(n+2)とsrc■■ 20 (n+4)との論理和が求められる。このデータをsrc(n+2 | n+4)とする。更に、n=n+4 とした上で、第12ステップ に分岐する。

【0308】(8.2) 「 BVMAP命令処理における外部バスサイクル」

上述のようなアルゴリズムを用いた BVMAP命令の処理では、処理を行なうべきビットマップフィールドの長さが十分に大きい場合には、図92, 図93及び図94のフローチャートに従って、第12ステップ~第19ステップの処理を反復しつつビットマップデータ列を処理していくことになる。図95乃至図98のタイミングチャートに、上述の場合の本発明のデータ処理装置100 における外部バスサイクルを示す。

【0309】図95はメモリのウエイト数が0-0である場合に、図96はウエイト数が0-1である場合に、図97はウエイト数が0-2である場合に、図98はウエイト数が0-3である場合にそれぞれ対応している。また処理の対象となるビットマップデータ列は本発明のデータ処理装置100が内蔵するデータキャッシュ290に予め格納されているため、データフェッチに関するメモリ装置へ40のアクセスは発生しないものとする。

【0310】本発明のデータ処理装置100において、マイクロプログラムがブロックストアを指示できるのは、直前に指定したブロックストアの最後のデータの書き込みが完了しており、信号#DCをメモリから受け取った次のクロックサイクルにおいてである。従って、メモリのウエイト数が3以上になった場合には、次のブロックストアをマイクロプログラムが指示する第17ステップの処理へ進むまでに図98のような空きサイクルが自動的に挿入される。

【0311】以上のように、BVMAP命令の実行に際して、128ビット(16バイト)のビットマップデータ列の転送を計8ステップのマイクロ命令による制御を反復することによって実現する本発明のデータ処理装置100のデータ処理効率は各ウエイト数に対して図99の一覧表に示されているようになる。

【0312】(9) 「本発明の他の実施例」

(9.1) 「データキャッシュを内蔵しないデータ処理装置への適用」

以上に説明した本発明の実施例では、データ処理装置が データキャッシュを内蔵している事を前提とした。しか し装置のコストを考慮した場合、データキャッシュを内 蔵しない処理装置も想定される。また、データキャッシュを内蔵した本発明のデータ処理装置においても、その 動作を無効に設定できる機能を備えており、データキャッシュを無効にした場合はそれが内蔵されていないデー タ処理装置と同じ動作をすることになる。

【0313】そのような場合でも、外部のメモリからデ ータをフェッチする場合に、メモリリード時のバースト 転送機能を使用して予め連続した16バイト分のデータを フェッチし、DDRO 36 及びDDR1 37 の二つのメモリデー タレジスタに一時的に保持しておく事により、図82乃至 図83及び図92乃至図94にそれぞれ示した処理アルゴリズ ムを変更すること無しにそのまま命令処理を行なうこと が可能である。即ち、図82乃至図83及び図92乃至図94に それぞれ示した繰り返し処理を行なう部分では、8バイ トサイズのメモリデータフェッチを2回行なっている が、1回目のフェッチ時にバースト転送を要求するよう にする。バスインターフェース部157 はこの要求を受け てフェッチすべき8バイトのデータと次の8バイトのデ ータとを連続してバースト転送を使って取り込んでお く。この場合、2回目のフェッチは既に取り込んだデー タの後半を使えばよいため、外部メモリへのバスアクセ スは発生しない。

【0314】従って、外部メモリのウエイト数が大きい場合でも、4バイト単位あるいは8バイト単位でデータフェッチ→演算処理→データストアを行なう場合よりも高性能な処理を行なう事が出来る。

【0315】(9.2) 「整置されていないデータ列に対する処理」

以上に説明した本発明の実施例では、その処理方法を端的に説明するために、ストリングデータ列あるいはビットマップデータ列が4バイト境界、8バイト境界等に整置されていることを前提とした。但し、ストリング操作命令、ビットマップ操作命令のいずれにおいても処理すべきデータ列を整置境界に置くような制約は設けていないため、当然アライメントがとれていないデータを処理する必要が生じる。

【0316】アライメントがとれていないデータを処理 50 する場合でも、最初の16バイト整置境界までのデータだ けを予め別途処理する事により、図82乃至図83及び図92 乃至図94にそれぞれ示されているような繰り返し処理を 行なう部分のアルゴリズムを変更すること無しに処理を 実行する事が可能である。また、その場合の処理性能は 図90及び図99に示したものと等しい。整置されていない データを処理する場合の処理の詳細は本願出願人が先に 出願している特開昭64-88837号公報に詳しく開示されて いる。

[0317]

【発明の効果】以上に詳述したように本発明のデータ処 10 理装置によれば、バイト列またはビット列を外部のメモリのソース領域からデスティネーション領域へ転送するストリング転送命令またはビットマップ操作命令を命令デコーダがデコーダした場合に、実行制御部の制御により、命令実行部がバイト列またはビット列をたとえば64ビット単位のデータ群に分解してそれぞれのデータ群をデータレジスタとアドレスレジスタとを用いてバスインターフェイス部がバースト転送によりデスティネーション領域をアクセスして二つのデータ群からなる128ビットのデータを一括 20して転送するため、連続したメモリ領域に格納されているバイト列またはビット列を高速で入出力することが可能になる。このため、ストリング転送命令またはビットマップ操作命令を高効率で実行出来る。

【0318】また本発明のデータ処理装置によれば、たとえば32ビットのパターンデータ複数を外部のメモリのデスティネーション領域に書き込むパターン充填命令を命令デコーダがデコーダした場合に、実行制御部の制御により、命令実行部がデータレジスタとアドレスレジスタとを用いて二つのパターンデータを並列にバスインターフェイス部へ出力し、バスインターフェイス部がバースト転送により外部のメモリのデスティネーション領域に一度に4個のパターンデータを書き込むことが出来る。このため、パターンデータを外部メモリの連続した領域に高速に書き込むことが出来るので、パターン充填命令を高効率で実行出来る。

【0319】更に、本発明のデータ処理装置によれば、レジスタ群に保持されている内部状態を示すデータを前記外部メモリの任意のメモリ領域に連続して格納するプッシュ命令をデコードした場合に実行制御部の制御により、命令実行部がレジスタ群からデータをたとえば64ビット単位でデータレジスタとアドレスレジスタとを用いてバスインターフェイス部へ出力し、バスインターフェイス部がバースト転送によりデスティネーション領域をアクセスして転送し、またこのようにして外部メモリの連続する領域に格納されたデータをレジスタへ転送して保持させるポップ命令を命令デコーダがデコーダした場合に、実行制御部の制御により、バスインターフェイス部が外部メモリのソース領域からデータをバスート転送によりたとえば64ビット単位でデータレジスタとアドレ50

スレジスタとを用いてバスインターフェイス部に入力 し、バスインターフェイス部がレジスタ群をアクセスし て転送するため、プッシュ命令、ポップ命令を高速で実 行することが可能になる。

【図面の簡単な説明】

【図1】本発明のデータ処理装置を使用したシステム構成を示すブロック図である。

【図2】本発明のデータ処理装置のメモリシステムの構成を示すブロック図である。

【図3】本発明のデータ処理装置のメモリシステムのアドレスの割付けを示す模式図である。

【図4】本発明のデータ処理装置における命令フォーマットを示す模式図である。

【図5】本発明のデータ処理装置における命令フォーマットを示す模式図である。

【図6】本発明のデータ処理装置における命令フォーマットを示す模式図である。

【図7】本発明のデータ処理装置における命令フォーマットを示す模式図である。

【図8】本発明のデータ処理装置のSMOV, SCMP, SSCH, SSTRの各命令のビットパターンと各種オプションを示す 模式図である。

【図9】本発明のデータ処理装置のSMOV, SCMP, SSCH, SSTRの各命令のビットパターンと各種オプションを示す 模式図である。

【図10】本発明のデータ処理装置のSMOV, SCMP, SSC H, SSTRの各命令のビットパターンと各種オプションを示す模式図である。

【図11】本発明のデータ処理装置のSMOV, SCMP, SSC H, SSTRの各命令のビットパターンと各種オプションを示す模式図である。

【図12】本発明のデータ処理装置のBVSCH, BVMAP, BV CPY, BVPATの各命令のビットパターンと各種オプションを示す模式図である。

【図13】本発明のデータ処理装置のBVSCH, BVMAP, BV CPY, BVPATの各命令のビットパターンと各種オプションを示す模式図である。

【図14】本発明のデータ処理装置のBVSCH, BVMAP, BV CPY, BVPATの各命令のビットパターンと各種オプションを示す模式図である。

【図15】本発明のデータ処理装置のBVSCH, BVMAP, BV CPY, BVPATの各命令のビットパターンと各種オプションを示す模式図である。

【図16】本発明のデータ処理装置の構成例を示すブロック図である。

【図17】本発明のデータ処理装置のバスインターフェース部の構成例を示すブロック図である。

【図18】本発明のデータ処理装置の命令フェッチ部の 構成例を示すブロック図である。

【図19】本発明のデータ処理装置における命令フォー

マットを示す模式図である。

【図20】本発明のデータ処理装置の命令デコード部の 構成例を示すブロック図である。

81

【図21】本発明のデータ処理装置のPC生成部の構成例を示すブロック図である。

【図22】本発明のデータ処理装置のアドレス生成部の 構成例を示すブロック図である。

【図23】本発明のデータ処理装置のオペランドアクセス部の構成例を示すブロック図である。

【図24】本発明のデータ処理装置の ROM部の構成例を 10 示すブロック図である。

【図25】本発明のデータ処理装置の整数演算部の構成 例を示すブロック図である。

【図26】本発明のデータ処理装置の整数演算部の周辺 の構成例を示すブロック図である。

【図27】本発明のデータ処理装置の命令パイプラインの概念を示す模式図である。

【図28】本発明のデータ処理装置においてスーパース ケーラ処理を行なう場合のタイミングチャートである。

【図29】本発明のデータ処理装置において並列デコードが可能な命令コードの組合せ条件を示す模式図である。

【図30】本発明のデータ処理装置の ROM部と整数演算部との並列実行機構に関する部分を示すブロック図である。

【図31】本発明のデータ処理装置のVLIW技法を用いたマイクロ命令により制御される整数演算部の構成例を示すブロック図である。

【図32】本発明のデータ処理装置のレジスタリストを 有する命令の例である LDM命令のビットパターンを示す 模式図である。

【図33】本発明のデータ処理装置によりたとえば「LD M @SP+,(R4-R11)」命令を実行する際に、SP=H■(A+4)でAがダブルワード境界のアドレスである場合に転送対象となるオペランドを示す模式図である。

【図34】本発明のデータ処理装置のレジスタリストから2つ連続した"1"の位置をエンコードするための構成を示すブロック図である。

【図35】本発明のデータ処理装置において2オペランドを同時に並列転送可能な条件を示す表である。

【図36】本発明のデータ処理装置コンテキストスイッチの際に使用されるレジスタ群であるコンテキストブロックを示すブロック図である。

【図37】本発明のデータ処理装置のSMOV命令を処理するマイクロプログラムの第n回目の16バイト処理のループの前半の8バイト処理の状態を示す模式図である。

【図38】本発明のデータ処理装置による各ストリング 命令の処理速度のピーク値の一覧表である。

【図39】本発明のデータ処理装置による任意長ビットフィールド命令の処理速度のピーク値の一覧表を示す。

【図40】本発明のデータ処理装置において先行ジャンプ処理を行なう命令と、先行ジャンプを行なうために使用するハードウェアとの対応を示す一覧表である。

【図41】本発明のデータ処理装置のジャンプ命令の処理を行なうステージの関係を示すブロック図である。

【図42】本発明のデータ処理装置において無条件分岐命令(BRA) に対してEステージでジャンプを行ななう場合のパイプライン中の命令の流れを示すタイミングチャートである。

【図43】本発明のデータ処理装置において無条件分岐命令(BRA) に対してDステージでジャンプを行ななう場合のパイプライン中の命令の流れを示すタイミングチャートである。

【図44】本発明のデータ処理装置の各ジャンプ命令に 対する先行ジャンプ処理の有無と最小処理時間とを示す 一覧表である。

【図45】本発明のデータ処理装置においてPC相対アドレスへのジャンプに対してアドレスが計算される4種類のpcdispフィールドと、絶対アドレスへのJMP, JSR命令に対して切り出しと符号拡張処理とが行なわれる2種類のabsフィールドとを示す模式図である。

【図46】本発明のデータ処理装置の Bcc命令の実行履歴を記憶するための構成例を示すブロック図である。

【図47】本発明のデータ処理装置のPCスタックの構成例を示すブロック図である。

【図48】本発明のデータ処理装置において RTS命令で 先行リターンを行なった際のパイプライン中の命令の流 れを示すタイミングチャートである。

【図49】本発明のデータ処理装置において RTS命令で 先行リターンを行なった際のパイプライン中の命令の流 れを示すタイミングチャートである。

【図50】本発明のデータ処理装置の命令プリフェッチ キューの構成例を示すブロック図である。

【図51】本発明のデータ処理装置において BNE命令に対して間違った分岐予測に従って先行分岐を行なった場合のパイプライン中の命令の流れを示すタイミングチャートである。

【図52】本発明のデータ処理装置において BNE命令に対して間違った分岐予測に従って先行分岐を行なった場 合のパイプライン中の命令の流れを示すタイミングチャートである。

【図53】本発明のデータ処理装置のオペランドアドレス生成機構の構成例を示すブロック図である。

【図54】本発明のデータ処理装置のスコアボードレジスタの構成例を示すブロック図である。

【図55】本発明のデータ処理装置において RAWデータ ハザードによるパイプラインインターロックによりAステージ402 で命令がストールする場合パイプライン処理の流れを示すタイミングチャートである。

【図56】本発明のデータ処理装置においてコンパイラ

82

がパイプラインストールを回避するために命令の順序を 変更した場合のパイプライン処理の流れを示すタイミン グチャートである。

【図57】本発明のデータ処理装置100においてスタッ クプッシュとスタックポップとに伴う RAWデータハザー ドを回避するために各パイプラインステージに備えられ ている作業用スタックポインタを示す模式図である。

【図58】本発明のデータ処理装置の先行命令のオペラ ンドと後続命令のアドレッシングモードとの組み合わせ と、各組み合わせに対するパイプラインストールの有無 10 の関係を示す一覧表である。

【図59】本発明のデータ処理装置のプリフェッチした オペランドを格納する2エントリのオペランドプリフェ ッチキュー291 の構成例を示すブロック図である。

【図60】本発明のデータ処理装置においてキャッシュ ヒットの場合にストアアドレス,ストアデータ, PC値, ストア情報が格納されるストアバッファの構成例を示す ブロック図である。

【図61】本発明のデータ処理装置においてメモリオペ ランド間の RAWデータハザードを避けるためパイプライ ン中で後続命令がストールする場合のパイプライン処理 の流れをそれぞれ示すタイミングチャートである。

【図62】本発明のデータ処理装置においてコンパイラ が命令の順序を入れ換えてこのストールを回避した場合 のパイプライン処理の流れを示すタイミングチャートで ある。

【図63】本発明のデータ処理装置野メモリオペランド 間の RAWデータハザードによるストール時間を示す一覧 表である。

【図64】本発明のデータ処理装置において、無条件ジ ャンプ命令に引き続く命令(非ジャンプ側命令)の処理 を行なわないことにより、非合理なアドレスへのリード オペレーションを回避する命令列を示す模式図である。

【図65】本発明のデータ処理装置において、条件ジャ ンプを行なう命令(Bcc, ACB, SCB, TRAP) ではジャン プ. 非ジャンプが確定するするまでその後全ての命令の オペランドプリフェッチを外部のメモリからは行なわな いことにより、非合理なアドレスへのリードオペレーシ ョンを回避する命令列を示す模式図である。

【図66】本発明のデータ処理装置において、条件ジャ 40 ンプ行なう命令(Bcc, ACB, SCB, TRAP) ではジャンプ, 非ジャンプが確定するまでその後のジャンプ命令では絶 対アドレス、PC相対以外のジャンプ先アドレス計算処理 を行なわないことにより、非合理なアドレスへのリード オペレーションを回避する命令列を示す模式図である。

【図67】本発明のデータ処理装置入出力信号を示す模 式図である。

【図68】本発明のデータ処理装置の基本的なバスオペ レーションの内の、単一転送によるゼロウエイト及び1 ウエイトのリードオペレーションのタイミングを示すタ 50 行手順を示すフローチャートである。

イミングチャートである。

【図69】本発明のデータ処理装置の基本的なバスオペ レーションの内の、単一転送によるゼロウエイト及び1 ウエイトのライトオペレーションのタイミングを示すタ イミングチャートである。

【図70】本発明のデータ処理装置の基本的なバスオペ レーションの内の、バーストモードによるゼロウエイト のリードオペレーションのタイミングを示すタイミング チャートである。

【図71】本発明のデータ処理装置の基本的なバスオペ レーションの内の、第1サイクルが3ウエイト,第2~ 4サイクルが全て1ウエイトである場合のリードオペレ ーションのタイミングを示すタイミングチャートであ

【図72】本発明のデータ処理装置の基本的なバスオペ レーションの内の、バーストモードによるゼロウエイト のライトオペレーションのタイミングを示すタイミング チャートである。

【図73】本発明のデータ処理装置の基本的なバスオペ 20 レーションの内の、バーストモードによる第1サイクル が3ウエイト、第2~4サイクルが全て1ウエイトであ る場合のライトオペレーションのタイミングを示すタイ ミングチャートである。

【図74】本発明のデータ処理装置のストリング操作命 令及びビットマップ操作命令の実行に必要な要部の構成 を示すブロック図である。

【図75】本発明のデータ処理装置のストリング操作命 令及びビットマップ操作命令の実行に必要な要部の構成 を示すブロック図である。

【図76】本発明のデータ処理装置の第1ALU を制御す るために設けられたマイクロプログラムフィールドと、 そこで指定が可能なマイクロオペレーションの内容とを 示す一覧表である。

【図77】本発明のデータ処理装置の第2ALU を制御す るために設けられたマイクロプログラムフィールドと、 そこで指定が可能なマイクロオペレーションの内容とを 示す一覧表である。

【図78】本発明の第1ALU、第2ALU を使用した一致/ 不一致検出演算の手順を示す模式図である。

【図79】本発明のデータ処理装置によるSMOV命令の処 理の手順を示す模式図である。

【図80】本発明のデータ処理装置のSMOV命令のオペラ ンドを示す模式図である。

【図81】本発明のデータ処理装置によるSMOV命令実行 時にD1バスからR3レジスタに比較値をセットする際のR3 レジスタの動作を説明する模式図である。

【図82】本発明のデータ処理装置によるSMOV命令の実 行手順を示すフローチャートである。

【図83】本発明のデータ処理装置によるSMOV命令の実

【図84】本発明のデータ処理装置によるSMOV命令の実 行に際してメモリのウエイト数が0-0である場合のバ ーストライト時の外部バスサイクルを示すタイミングチ ャートである。

【図85】本発明のデータ処理装置によるSMOV命令の実 行に際してメモリのウエイト数が1-0である場合のバ ーストライト時の外部バスサイクルを示すタイミングチ ャートである。

【図86】本発明のデータ処理装置によるSMOV命令の実 行に際してメモリのウエイト数が2-0である場合のバ 10 ーストライト時の外部バスサイクルを示すタイミングチ ャートである。

【図87】本発明のデータ処理装置によるSMOV命令の実 行に際してメモリのウエイト数が3-0である場合のバ ーストライト時の外部バスサイクルを示すタイミングチ ャートである。

【図88】本発明のデータ処理装置によるSMOV命令の実 行時のデータ処理効率の各ウエイト数に対する一覧表で ある。

【図89】本発明のデータ処理装置による BVMAP命令の 20 実行手順を示す模式図である。

【図90】本発明のデータ処理装置の BVMAP命令のオペ ランドを示す模式図である。

【図91】本発明のデータ処理装置の BVMAP命令による 処理対象となる十分に長いビットマップデータ列の例を 示す模式図である。

【図92】本発明のデータ処理装置による BVMAP命令の 実行手順を示すフローチャートである。

【図93】本発明のデータ処理装置による BVMAP命令の 実行手順を示すフローチャートである。

【図94】本発明のデータ処理装置による BVMAP命令の 実行手順を示すフローチャートである。

【図1】

*【図95】本発明のデータ処理装置による BVMAP命令の 実行に際してメモリのウエイト数が0-0である場合の 外部バスサイクルを示すタイミングチャートである。

【図96】本発明のデータ処理装置による BVMAP命令の 実行に際してメモリのウエイト数が0-1である場合の 外部バスサイクルを示すタイミングチャートである。

【図97】本発明のデータ処理装置による BVMAP命令の 実行に際してメモリのウエイト数が0-2である場合の 外部バスサイクルを示すタイミングチャートである。

【図98】本発明のデータ処理装置による BVMAP命令の 実行に際してメモリのウエイト数が0-3である場合の 外部バスサイクルを示すタイミングチャートである。

【図99】本発明のデータ処理装置による BVMAP命令の 実行時のデータ処理効率の各ウエイト数に対する一覧表 である。

【図100】本発明のデータ処理装置のストリング操作 命令で指定可能な条件(eeee)とそのビットパターンとを 示す一覧表である。


【符号の説明】

- 23 第1ALU(MALU)
- 27 第2ALU(SALU)
- データ処理装置 100
- アドレスバス 101
- データバス 102
- 主記憶装置 103
- 150 命令フェッチ部
- 命令デコード部 151
- アドレス生成部 153
- 154 PC生成部
- 156 オペランドアクセス部
- 157 バスインターフェイス部

【図8】

30

-100



SMOV/eeee/h. sx

1110010b 00eeee

:エレメントのサイズ、割出し条件(R3)のサイズ : 処理方向

アドレス増加の方向に処理する(/P) p=0アドレス減少の方向に処理する(/B)

eeee:割出し条件


【図9】

SCMP/eeee.sx


11100000 00eeee SX

:エレメントのサイズ、割出し条件(R3)のサイズ

eeee:割出し条件



【図6】



【図12】

BYSCH/d/b

11110111 0001bd+

: サーチするビット値 d=0 "0"をサーチ(/0) d=1 "1"をサーチ(/1) : サーチ方向 b=0 ビット番号増加方向(/P) b=1 ビット番号減少方向(/B)

RΛ base R1.s: offset

read-modify-writeのオペランドになってお Teal modify with teal a value fixed by いのである検索開始offsetとリターンパラメータである検索結果のoffsetが入る。 dで指定した値のビットが見付かるまで、offsetは何回もワード境界を越える。命令中断時には、その時点で検索中のoffsetが入

offset(R1)は符号付きとして扱われ、負の値 も許される。

R2, s : width

width offsetを検索するビットフィールドの長さ (ビット数)。 width(R2) も符号付きとして扱われるが、 width≤0の場合は、V_flagのセットだけを行なってそのまま命令を終了する。

[図19]

・基本フォーマット

命令基本部 アドレッシング修飾部 ×1~3回 (2パイト) 0~4パイト)

・マドレッシングエード拉提部のフェーマット

•	1109000	1 MC 3C 6P - O > 2
	多段間接モード	アドレッシング修飾部 ×n回
	(2パイト)	(0~4パイト)

【図13】

BYMAP/b

0011Ъ00	0	11110111

b : 処理方向

b: 処理カ回 b=0 ビット番号増加方向(/F) b=1 ビット番号號少方向(/B) RO : srcのビットフィールドのbase(src_base) R1,s : srcのビットフィールドのoffset(src_offset) 符号付きとして扱われ、負の値も許される。

	P 1922 44 D 1	[を使用する。	
0000	P	False	0==>dest
0001	NAN	NotAndNot	#rest.and, #src==>dest
0010	AN	AndNot	dest.and. #src==>dest
0011	NS	NotSrc	#src==>dest
0100	ΝA	NatAnd	#dest.and.src==>dest
0101	ND	NotDest	#dest==>dest
0110	Х	Xor	dest.xor.src==>dest
0111	NON	NotOrNot	#dest.or. #src==>dest
1000	A	And	dest.and.src==>dest
1001	NX	NotXor	#dest, xor, src==>dest
1010	D	Dest	dest==>dest
1011	ON	OrNot	dest.or. #src==>dest
1100	S	Src	src==>dest
1101	NO	Not0r	#dest.or.src==>dest
1110	0	0r	dest.or.src==>dest
1111	T	True	1==>dest

※ , and, は論理積を、, or, は論理和を # はピット

※ and, that'de で、、of, は細壁相を ず はとッ 反転を表す。
 ※ src=0, dest=0の演算結果を2² 0のビットに、 src=1, dest=1の演算結果を2² 2のビットに、 src=1, dest=1の演算結果を2³ 3のビットに、 それぞれ入れている。

【図14】

BVCPY/b

0011601	0	11110111
<u> </u>	L.,	


:処理方向

a : 処理方間 b=0 ビット番号増加方向(/F) b=1 ビット番号減少方向(/B) RO : srcのビットフィールドのbase(src_base) R1.s: srcのビットフィールドのoffset(src_offset) 符号付きとして扱われ、負の値も許される。

R2.s: width 演算するbitfieldの長さ(ビット数) width(R2) も符号付きとして扱われるが、

Width(MZ) もが亏りさとして4040のか、 width≤0の場合は、何もせずに命令を終了する。 R3 : destのビットフィールドのbase(dest_base) R4,s:destのビットフィールドのoffset(dest_offset) 符号付きとして扱われ、負の値も許される。

BYPAT, 8



RO.s: pattern R1 :使用しない R2.s:width


複算するbitfieldの長さ(ビット数) width(R2) は符号付きとして扱われるが、 width≤0の場合は、何もせずに命令を終了

【図15】


する。 R3 : destのビットフィールドのbase(dest_base) R4.s: destのビットフィールドのoffset(dest_offset) 符号付きとして扱われ、負の値も許される。

:演算の種類 下位4bitを使用。BVMAP命令と共通。







【図17】



【図34】







【図35】


レジスタリスト	アドレス下位	転送方法
連 続	B' 100	第2オペランドから 2オペランドずつ転送
連続	B'100以外(*)	第1オペランドから 2オペランドずつ転送
非連続	don't care	つねに1オペランド ずつ逐次転送

*:B'000が望ましい。B'000以外はメモリ アクセスが非整置で転送効率が悪い

【図38】


命令	性能(/タ	ロックサイクル)	儱 考
SANGV	8/3	byte	eeee=Nまたは、eeee=BQかつR3= 0
	2	byte	eeee=NBまたは、eeee=BQかつR3≠ 0
	1/3	element	eeee=N, BQ, NB以外
SOMP	8/3	byte	eeee=Nまたは、eeee=BQかつR3=0
	2	byte	eeee-Nまたは、eeee=BQかつR3≠0
	1/3	element	eeee=N, BQ, NB区外
SSCH	8/3	byte	eeee=N, BQ, NB
	1/3	element	eeee=N, BQ, NBC/J/1
SSTR	4	byte	

【図20】





【図39】

命令	性能(ノクロックサイクル)	'備 考
BVSCH	32 bit	
BVMAP	32 bit 64/3 bit 16 bit	R5=P, T R5=NS, S, ND, D R5=NAN, AN, NA, X, NON, A, NX, ON, NO, O
BVCPY	64/3 bit	
BVPAT	32 bit 64/3 bit	R5=R, T, NS, S, R5=NAN, AN, NA, ND, X, NON, A, NX, D, ON, NO, D












【図23】




【図24】



【図25】




【図26】



【図32】


命令のピットパターン




レジスタリスト(reglist)とレジスタ番号の対応

		MSE	} ←												→	<u>r s r</u>
(6)	[BIT位置]	0	1 2	3	4	5	6	7	8	9	10	11	12	13	14	15
(0)	[レジスタ]	R0 F	₹1 R2	R3	R 4	R5	R6	R7	R8	R9	R10	R11	R12	R13	R14	R15


【図27】



【図28】



【図33】



【図29】


先行命令の種類(命令全体または最終処理部)	0 15	16 31	32 47
(1)16BITの命令基本部のみ	OP_CODE	OP_CODE	
(2)16BITの命令基本部十16BITの拡張部	OP_CODE	ехр	OP_CODE
(3) 16日1丁の命令基本部が2つ連結	OP_CODE	OP_CODE	OP_CODE
(4)16BITの拡張部	OP_CODE	OP_CODE	
(5) 32BITの拡張部	e	. מ x	OP_CODE

OP_CODE : 先行命令の基本部


exp : 先行命令のアドレッシング拡張部

OP_CODE : 後続命令の基本部


【図30】




【図31】




【図36】



【図47】




【図37】



【図40】


ステージ	処理するジャンプ命令	ジャンプ命令のための、一ドウエア
IFステージ	なし	2系的命令キュー
Dステージ	BRA、BCC、BSR、ACB、SCB、 RTS、EXITD、 JMP、JSRの一音切ドシックが	2つの分岐だアドレス加算器 分岐予側ケーブル、PCスタック
Aステージ	Dステージジャンプびか のMP. JSR	アドレ ス加算器 (オペランドアドレス加 算器を兼 用)
Fステージ	なし	なし
Eステージ	分岐予加力外計2·Bcc, ACB, SCB, RTS, EXITD	ALUなどの整数値段機構
Sステージ	なし	なし

【図42】 命令実行ステージでBRA命令のジャンプ処理を行う場合




命令デコードステージでBRA命令の先行ジャンプ処理を行う場合

【図43】



【図57】



【図44】

命令	先行ジャンプ	処理時間	コメント
BRA	Dステージ	2	
Dag (Capal	Dステージ	2	履歴 による予測か分岐を示すとき
Bcc ;Casel	ロスケーン	4	予測が誤った時は処理時間4クロック
Dog Cope	4 days	1	履歴による予測が非分岐を示すとき
Bcc;Case2	行わない	1	予測が誤った時は処理時間4クロック
ACB QR d.B	Dステージ	2	ジャンプしない時は処理時間7/11か
ACB GE d.B	Dステージ	4	ジャンプしない時は処理時間8/四か
ACB その他	Dステージ	3	ジャンプしない情は処理時間8万分
SCB QR d, B	Dステージ	2	ジャンプしない時は処理時間7クロック
SCB GE d.B	Dステージ	4	ジャンプしない時は処理時間8/0元
SCB その他	Dステージ	3	ジャンプしない時は処理時間8分分
JMP eaddr1	Dステージ	2	@abs, @(PC, disp:32)のみ
JMP eaddr2	Aステージ	3	多段七一下指定は更二処理時間必要
JSR eaddr1	Dステージ	2	@abs, @(PC, disp:32)のみ
JSR eaddr2	Aステージ	3	多段七一ド指定は更に処理時間必要
BSR	Dステージ	2	
RTS	Dステージ	2	ブリリターンか誤った場合6クロック必要
ENTER:G	ジャンプなし	6+2m	m: 退避するレジスタ数
ENTER: E	ジャンプなし	5+2m	m: 退避するレジスタ数
EXITD:G	Dステージ	9+m	m:復帰するレジスタ数、PCスケックヒット時
EXITD:E	Dステージ	7+m	m:復帰するレジスタ数、PCスタックヒット時
NOP	ジャンプなし	1	
FBoc	行なわない	8	浮動小数 点フラグによる条件分岐
FNOP	行なわない	1	
COP_JCC	行なわない	7	コプロセッサ条件ジャンプ

(注)QR d.B: ACB, SCB 命令でQR フォーマットかつpcdispが8ビットのもの

CE d.B: ACB, SCB 命令でG, E フォーマットかつpcdispが8ビットのもの

その他: ACB, SCB 命令で(QR d, B), (GE d, B) じ外のもの

eaddr1:絶対アドレスまたはオフセットが22ビットのPC相対アドレス、

eaddr2:絶対、オフセットが22ビットのPC相対以外のアドレス

【図45】


BRA:D,BCC:D,BSR:D
OP_CODE PCDISP

8 15

BRA:D,BCC:G,BSR:G,JMP©(PC,PCDISP:32),JSR ◎(PC,PCDISP:32),ACBとSCBの一部

OP_CODE	00000	000 PCDI	SP:8	
OP_CODE	PCDI	SP:16		
OP_CODE	PCDI	SP:32		
	16	24	31	47
JMP @ABS, JSR	© ABS			
OP_CODE	ABS:	16		
OP.CODE	ABS:	32		
	16		31	47

【図46】




【図63】

焙売命のオペランドストア先	後続命令のからバ	ストール時間
レンスタ	domitoane	6 clock cycle
メモリ(多ベイトクロスなし)	レジスタ	0 clock cycle
	メモリ	1* clock cycle
メモリ(かくイトクロスあり)	レジスタ	0 clock cycle
	メモリ	2* clock cycle

*:ストアバッファカfullのときはストール時間から以こ良。


【図48】

先行リターンアドレスが正しい場合




【図49】


先行リターンアドレスが間違っている場合




【図59】




【図50】



【図51】 非分岐の条件分岐命令に対して先行分岐した場合




【図52】 分岐する条件分岐命令に対して先行分岐をしなかった場合



チェック回路


【図55】

ハイプラインインターロックによるストールがある場合




【図56】

命令の順序を入れ換えてパイプラインインターロックを排除した場合



【図60】

【図80】



【図58】

先行命令destオペランド	後続命令のアドレッシングモード	ストール
	@(Rn), @(exp, Rn) n=m	あり
	@(Rn), @(exp, Rn) n≠m	なし
	Rn, @abs, #imm, @SP+, @-SP	なし
	@(exp, PC), @(PC:b, exp, Rn)	なし
Rm m=0~14	$\mathfrak{G}(Rb:B,\exp,Rx) \qquad b=m$	あり
Kili III—0~14	$\mathfrak{G}(Rb:B,\exp,Rx) \qquad \mathbf{x}=\mathbf{m}$	あり
	@(Rb:B, exp, Rx) b≠m かつ X≠m	なし
	60 (Rb:B, exp, Rx) b=m	あり
	60 (Rb:B, exp, Rx) x = m	あり
	66(Rb:B, exp, Rx) b≠m かつ X≠m	なし
	@(R15), @(exp, R15)	あり
	@(Rn), @(exp, Rn) n≠15	なし
	@SP+(POPのsrc, RTSを含む)	あり
	@-SP(PUSHのdest, BSR, JSRを含む)	あり
	Rn, Gabs, #imm	なし
	@(exp, PC), @(PC:h, exp, Rn)	なし
R15	@(R15:B, exp, Rx)	あり
	@(Rb:B, exp, R15)	あり
	@(Rb:B, exp, Rx) b≠15かつ X≠15	なし
	66 (R15:B, exp, Rx)	あり
	@@ (Rb:B, exp, R15)	あり
	@@ (Rb:B, exp, Rx) b≠15かつ X≠15	なし


【図61】


CLOCK TIME 処 理 命 令 Ē JINTERLOCK MUL #10.@(R0) IF D A MOV @(8,FP),R0 IF A 19/ ۵ - : PIPELINE STALL MOV @(12.FP),R1 F IF -DA Ε ADD R4,R0 1F -D Α Ε SHL #16,R2 ΙF - D Α F Ε ADD R5,R2 IF: D Ā FE A F MOV R2,@-SP ΙF D


ハイプラインインターロックによるストールがある場合

【図62】











【図74】



【図75】



[図88]

外部メモリのウエイト数	SMOV命令のデータ処理効率
0 - 0	18.3ビット/クロック
1 - 0	18.3ビット/クロック
2 - 0	16 ビット/クロック
8 - 0	14.2ビット/クロック


【図76】

74-州名	オルーション	機能
maai	81 0	slバスの値を入力する ゼロクリア
mabi	\$2 0	sシベスの値を入力する ゼロクリア
maop		A + B A + B + 1 A - B - 1 B - A - B - 1 B - A - 1 A and B + A or B + B + B + B + B + B + B + B + B + B
masu	\$ U	符号拡張する ゼロ拡張する
maaz	1 2 4 oz	1/イト 2/イト 4/イト 0zレジスタの値をサイズとして使用する
mabz	1 2 4	1パト 2パト 4パト
mafz	1 2 4	1パト 2パト 4パト
maot	d1 d3 d1 d3 x	dいくスに出力する dシくスに出力する dいくスとdシくスに出力する 出力しない


【図77】


74-14名	オベレーション	機 能
saai	s1 s2 s3 0	81パスから入力する 82パスから入力する 88パスから入力する ゼロクリアする
sabi	s2 s4 0	sかパスから入力する s4パスから入力する ゼロクリアする
saop	+ +1 -1 \$ \$1 and #and or eopf_e eopf_n eopb_e eopb_n	A + B A + B + 1 A - B - 1 B - A B - A B - A A and B B - A A and B A and B A and B A und B A
sasu	S U	符号 拡張する ゼロ拡張する
saaz	1 2 4 cz	1/イト 2パイト 4パイト 0zレジスタの値をサイズとして使用する
sabz	1 2 4	1パイト 2パイト 4パイト
safz	1 2 4	4パイト 2パイト 4パイト

【図78】




[図79]








【図82】




[図83]









【図90】

ROVixt ソース側ビットフィールドのアドレス(ソーズが以)


RIVXX ソース側ビットフィールドのビットオフセット(ソースオフヒット)

R2L/カオ 処理するビットフィールドの長さ(ビート数)

R3L/XX F1XF1A->=>(P1XF1A->=>TNX)

R4レジスタ ディスティネーション/側ビットフィールドのビットオフセット (ディスティネーションオフセット)


R5以次 演算指定




【図100】

割出し条件二終了条件 (三枚業条件) (三処理統行条件の逆)	オプションのニーモニック	eeee
< 83	LTU :less than (unsigned)	0000
≥ 83	GBU :greater or equal (unsigned)	0001
= 83	BQ :equal	0010
≠ 83	NB :not equal	0011
< 83	LT :less than (signed)	0100
≥ 83	GB :greater or equal (signed)	0101
割掛し条件なし	N :never(またはオプションなし)	0110

【図92】





【図93】



S15

S19







・src(n | n+2)とdest(n)の指定演算を行ない、結果を そのままストアする 引き続きフロックストアと見なされる

•src' (n+2)とsrc' ' (n+4)の論理和をsrc(n+2 | n+4)とする
•n=n+4として第12ステップに分岐する

【図97】



【図96】



【図98】

